michaelh/zephyr
1
0
Fork 0
Code Releases Activity

drivers: gpio: gpio_imx: Convert driver to new DT_INST macros

Browse source 
Convert driver to use DT_INST macros and remove related board per
instance Kconfig symbol usage.

Additionally remove udoo_neo_full_m4.conf from gpio_basic_api test since
the Kconfig symbols don't need to be set anymore.

Signed-off-by: Kumar Gala <kumar.gala@linaro.org>
This commit is contained in:
Kumar Gala 2020-04-01 17:05:41 -05:00 • committed by Kumar Gala
commit f4b61c5505
9 changed files with 43 additions and 461 deletions
Download patch file Download diff file Expand all files Collapse all files

4
boards/arm/96b_meerkat96/Kconfig.defconfig
View file

@ -8,10 +8,6 @@ if BOARD_96B_MEERKAT96
config BOARD
default "96b_meerkat96"
config GPIO_IMX_PORT_1
default y
depends on GPIO_IMX
if !XIP
config FLASH_SIZE
default 0

25
boards/arm/colibri_imx7d_m4/Kconfig.defconfig
View file

@ -8,31 +8,6 @@ if BOARD_COLIBRI_IMX7D_M4
config BOARD
default "colibri_imx7d_m4"
if GPIO_IMX
config GPIO_IMX_PORT_1
default y
config GPIO_IMX_PORT_2
default y
config GPIO_IMX_PORT_3
default n
config GPIO_IMX_PORT_4
default n
config GPIO_IMX_PORT_5
default n
config GPIO_IMX_PORT_6
default n
config GPIO_IMX_PORT_7
default n
endif # GPIO_IMX
if I2C_IMX
config I2C_1

25
boards/arm/udoo_neo_full_m4/Kconfig.defconfig
View file

@ -8,31 +8,6 @@ if BOARD_UDOO_NEO_FULL_M4
config BOARD
default "udoo_neo_full_m4"
if GPIO_IMX
config GPIO_IMX_PORT_1
default n
config GPIO_IMX_PORT_2
default n
config GPIO_IMX_PORT_3
default n
config GPIO_IMX_PORT_4
default y
config GPIO_IMX_PORT_5
default n
config GPIO_IMX_PORT_6
default n
config GPIO_IMX_PORT_7
default n
endif # GPIO_IMX
config COUNTER_IMX_EPIT_1
default y
depends on COUNTER_IMX_EPIT

4
boards/arm/warp7_m4/Kconfig.defconfig
View file

@ -8,10 +8,6 @@ if BOARD_WARP7_M4
config BOARD
default "warp7_m4"
config GPIO_IMX_PORT_7
default y
depends on GPIO_IMX
config I2C_4
default y
depends on I2C_IMX

41
drivers/gpio/Kconfig.imx
View file

@ -3,47 +3,8 @@
# Copyright (c) 2018, NXP
# SPDX-License-Identifier: Apache-2.0
menuconfig GPIO_IMX
config GPIO_IMX
bool "IMX GPIO driver"
depends on HAS_IMX_GPIO
help
Enable the IMX GPIO driver.
if GPIO_IMX
config GPIO_IMX_PORT_1
bool "Port 1"
help
Enable Port 1.
config GPIO_IMX_PORT_2
bool "Port 2"
help
Enable Port 2.
config GPIO_IMX_PORT_3
bool "Port 3"
help
Enable Port 3.
config GPIO_IMX_PORT_4
bool "Port 4"
help
Enable Port 4.
config GPIO_IMX_PORT_5
bool "Port 5"
help
Enable Port 5.
config GPIO_IMX_PORT_6
bool "Port 6"
help
Enable Port 6.
config GPIO_IMX_PORT_7
bool "Port 7"
help
Enable Port 7.
endif # GPIO_IMX

292
drivers/gpio/gpio_imx.c
View file

@ -4,6 +4,8 @@
* SPDX-License-Identifier: Apache-2.0
*/
#define DT_DRV_COMPAT nxp_imx_gpio
#include <errno.h>
#include <device.h>
#include <drivers/gpio.h>
@ -235,254 +237,44 @@ static const struct gpio_driver_api imx_gpio_driver_api = {
.disable_callback = imx_gpio_disable_callback,
};
#ifdef CONFIG_GPIO_IMX_PORT_1
static int imx_gpio_1_init(struct device *port);
#define GPIO_IMX_INIT(n) \
static int imx_gpio_##n##_init(struct device *port); \
\
static const struct imx_gpio_config imx_gpio_##n##_config = { \
.common = { \
.port_pin_mask = \
GPIO_PORT_PIN_MASK_FROM_NGPIOS(DT_INST_PROP(n, ngpios)), \
}, \
.base = (GPIO_Type *)DT_INST_REG_ADDR(n), \
}; \
\
static struct imx_gpio_data imx_gpio_##n##_data; \
\
DEVICE_AND_API_INIT(imx_gpio_##n, DT_INST_LABEL(n), \
imx_gpio_##n##_init, \
&imx_gpio_##n##_data, \
&imx_gpio_##n##_config, \
POST_KERNEL, \
CONFIG_KERNEL_INIT_PRIORITY_DEFAULT, \
&imx_gpio_driver_api); \
\
static int imx_gpio_##n##_init(struct device *port) \
{ \
IRQ_CONNECT(DT_INST_IRQ_BY_IDX(n, 0, irq), \
DT_INST_IRQ_BY_IDX(n, 0, priority), \
imx_gpio_port_isr, \
DEVICE_GET(imx_gpio_##n), 0); \
\
irq_enable(DT_INST_IRQ_BY_IDX(n, 0, irq)); \
\
IRQ_CONNECT(DT_INST_IRQ_BY_IDX(n, 1, irq), \
DT_INST_IRQ_BY_IDX(n, 1, priority), \
imx_gpio_port_isr, \
DEVICE_GET(imx_gpio_##n), 0); \
\
irq_enable(DT_INST_IRQ_BY_IDX(n, 1, irq)); \
\
return 0; \
}
static const struct imx_gpio_config imx_gpio_1_config = {
.common = {
.port_pin_mask = GPIO_PORT_PIN_MASK_FROM_NGPIOS(DT_GPIO_IMX_PORT_1_NGPIOS),
},
.base = (GPIO_Type *)DT_GPIO_IMX_PORT_1_BASE_ADDRESS,
};
static struct imx_gpio_data imx_gpio_1_data;
DEVICE_AND_API_INIT(imx_gpio_1, DT_GPIO_IMX_PORT_1_NAME,
imx_gpio_1_init,
&imx_gpio_1_data, &imx_gpio_1_config,
POST_KERNEL, CONFIG_KERNEL_INIT_PRIORITY_DEFAULT,
&imx_gpio_driver_api);
static int imx_gpio_1_init(struct device *port)
{
IRQ_CONNECT(DT_GPIO_IMX_PORT_1_IRQ_0,
DT_GPIO_IMX_PORT_1_IRQ_0_PRI,
imx_gpio_port_isr, DEVICE_GET(imx_gpio_1), 0);
irq_enable(DT_GPIO_IMX_PORT_1_IRQ_0);
IRQ_CONNECT(DT_GPIO_IMX_PORT_1_IRQ_1,
DT_GPIO_IMX_PORT_1_IRQ_1_PRI,
imx_gpio_port_isr, DEVICE_GET(imx_gpio_1), 0);
irq_enable(DT_GPIO_IMX_PORT_1_IRQ_1);
return 0;
}
#endif /* CONFIG_GPIO_IMX_PORT_1 */
#ifdef CONFIG_GPIO_IMX_PORT_2
static int imx_gpio_2_init(struct device *port);
static const struct imx_gpio_config imx_gpio_2_config = {
.common = {
.port_pin_mask = GPIO_PORT_PIN_MASK_FROM_NGPIOS(DT_GPIO_IMX_PORT_2_NGPIOS),
},
.base = (GPIO_Type *)DT_GPIO_IMX_PORT_2_BASE_ADDRESS,
};
static struct imx_gpio_data imx_gpio_2_data;
DEVICE_AND_API_INIT(imx_gpio_2, DT_GPIO_IMX_PORT_2_NAME,
imx_gpio_2_init,
&imx_gpio_2_data, &imx_gpio_2_config,
POST_KERNEL, CONFIG_KERNEL_INIT_PRIORITY_DEFAULT,
&imx_gpio_driver_api);
static int imx_gpio_2_init(struct device *port)
{
IRQ_CONNECT(DT_GPIO_IMX_PORT_2_IRQ_0,
DT_GPIO_IMX_PORT_2_IRQ_0_PRI,
imx_gpio_port_isr, DEVICE_GET(imx_gpio_2), 0);
irq_enable(DT_GPIO_IMX_PORT_2_IRQ_0);
IRQ_CONNECT(DT_GPIO_IMX_PORT_2_IRQ_1,
DT_GPIO_IMX_PORT_2_IRQ_1_PRI,
imx_gpio_port_isr, DEVICE_GET(imx_gpio_2), 0);
irq_enable(DT_GPIO_IMX_PORT_2_IRQ_1);
return 0;
}
#endif /* CONFIG_GPIO_IMX_PORT_2 */
#ifdef CONFIG_GPIO_IMX_PORT_3
static int imx_gpio_3_init(struct device *port);
static const struct imx_gpio_config imx_gpio_3_config = {
.common = {
.port_pin_mask = GPIO_PORT_PIN_MASK_FROM_NGPIOS(DT_GPIO_IMX_PORT_3_NGPIOS),
},
.base = (GPIO_Type *)DT_GPIO_IMX_PORT_3_BASE_ADDRESS,
};
static struct imx_gpio_data imx_gpio_3_data;
DEVICE_AND_API_INIT(imx_gpio_3, DT_GPIO_IMX_PORT_3_NAME,
imx_gpio_3_init,
&imx_gpio_3_data, &imx_gpio_3_config,
POST_KERNEL, CONFIG_KERNEL_INIT_PRIORITY_DEFAULT,
&imx_gpio_driver_api);
static int imx_gpio_3_init(struct device *port)
{
IRQ_CONNECT(DT_GPIO_IMX_PORT_3_IRQ_0,
DT_GPIO_IMX_PORT_3_IRQ_0_PRI,
imx_gpio_port_isr, DEVICE_GET(imx_gpio_3), 0);
irq_enable(DT_GPIO_IMX_PORT_3_IRQ_0);
IRQ_CONNECT(DT_GPIO_IMX_PORT_3_IRQ_1,
DT_GPIO_IMX_PORT_3_IRQ_1_PRI,
imx_gpio_port_isr, DEVICE_GET(imx_gpio_3), 0);
irq_enable(DT_GPIO_IMX_PORT_3_IRQ_1);
return 0;
}
#endif /* CONFIG_GPIO_IMX_PORT_3 */
#ifdef CONFIG_GPIO_IMX_PORT_4
static int imx_gpio_4_init(struct device *port);
static const struct imx_gpio_config imx_gpio_4_config = {
.common = {
.port_pin_mask = GPIO_PORT_PIN_MASK_FROM_NGPIOS(DT_GPIO_IMX_PORT_4_NGPIOS),
},
.base = (GPIO_Type *)DT_GPIO_IMX_PORT_4_BASE_ADDRESS,
};
static struct imx_gpio_data imx_gpio_4_data;
DEVICE_AND_API_INIT(imx_gpio_4, DT_GPIO_IMX_PORT_4_NAME,
imx_gpio_4_init,
&imx_gpio_4_data, &imx_gpio_4_config,
POST_KERNEL, CONFIG_KERNEL_INIT_PRIORITY_DEFAULT,
&imx_gpio_driver_api);
static int imx_gpio_4_init(struct device *port)
{
IRQ_CONNECT(DT_GPIO_IMX_PORT_4_IRQ_0,
DT_GPIO_IMX_PORT_4_IRQ_0_PRI,
imx_gpio_port_isr, DEVICE_GET(imx_gpio_4), 0);
irq_enable(DT_GPIO_IMX_PORT_4_IRQ_0);
IRQ_CONNECT(DT_GPIO_IMX_PORT_4_IRQ_1,
DT_GPIO_IMX_PORT_4_IRQ_1_PRI,
imx_gpio_port_isr, DEVICE_GET(imx_gpio_4), 0);
irq_enable(DT_GPIO_IMX_PORT_4_IRQ_1);
return 0;
}
#endif /* CONFIG_GPIO_IMX_PORT_4 */
#ifdef CONFIG_GPIO_IMX_PORT_5
static int imx_gpio_5_init(struct device *port);
static const struct imx_gpio_config imx_gpio_5_config = {
.common = {
.port_pin_mask = GPIO_PORT_PIN_MASK_FROM_NGPIOS(DT_GPIO_IMX_PORT_5_NGPIOS),
},
.base = (GPIO_Type *)DT_GPIO_IMX_PORT_5_BASE_ADDRESS,
};
static struct imx_gpio_data imx_gpio_5_data;
DEVICE_AND_API_INIT(imx_gpio_5, DT_GPIO_IMX_PORT_5_NAME,
imx_gpio_5_init,
&imx_gpio_5_data, &imx_gpio_5_config,
POST_KERNEL, CONFIG_KERNEL_INIT_PRIORITY_DEFAULT,
&imx_gpio_driver_api);
static int imx_gpio_5_init(struct device *port)
{
IRQ_CONNECT(DT_GPIO_IMX_PORT_5_IRQ_0,
DT_GPIO_IMX_PORT_5_IRQ_0_PRI,
imx_gpio_port_isr, DEVICE_GET(imx_gpio_5), 0);
irq_enable(DT_GPIO_IMX_PORT_5_IRQ_0);
IRQ_CONNECT(DT_GPIO_IMX_PORT_5_IRQ_1,
DT_GPIO_IMX_PORT_5_IRQ_1_PRI,
imx_gpio_port_isr, DEVICE_GET(imx_gpio_5), 0);
irq_enable(DT_GPIO_IMX_PORT_5_IRQ_1);
return 0;
}
#endif /* CONFIG_GPIO_IMX_PORT_5 */
#ifdef CONFIG_GPIO_IMX_PORT_6
static int imx_gpio_6_init(struct device *port);
static const struct imx_gpio_config imx_gpio_6_config = {
.common = {
.port_pin_mask = GPIO_PORT_PIN_MASK_FROM_NGPIOS(DT_GPIO_IMX_PORT_6_NGPIOS),
},
.base = (GPIO_Type *)DT_GPIO_IMX_PORT_6_BASE_ADDRESS,
};
static struct imx_gpio_data imx_gpio_6_data;
DEVICE_AND_API_INIT(imx_gpio_6, DT_GPIO_IMX_PORT_6_NAME,
imx_gpio_6_init,
&imx_gpio_6_data, &imx_gpio_6_config,
POST_KERNEL, CONFIG_KERNEL_INIT_PRIORITY_DEFAULT,
&imx_gpio_driver_api);
static int imx_gpio_6_init(struct device *port)
{
IRQ_CONNECT(DT_GPIO_IMX_PORT_6_IRQ_0,
DT_GPIO_IMX_PORT_6_IRQ_0_PRI,
imx_gpio_port_isr, DEVICE_GET(imx_gpio_6), 0);
irq_enable(DT_GPIO_IMX_PORT_6_IRQ_0);
IRQ_CONNECT(DT_GPIO_IMX_PORT_6_IRQ_1,
DT_GPIO_IMX_PORT_6_IRQ_1_PRI,
imx_gpio_port_isr, DEVICE_GET(imx_gpio_6), 0);
irq_enable(DT_GPIO_IMX_PORT_6_IRQ_1);
return 0;
}
#endif /* CONFIG_GPIO_IMX_PORT_6 */
#ifdef CONFIG_GPIO_IMX_PORT_7
static int imx_gpio_7_init(struct device *port);
static const struct imx_gpio_config imx_gpio_7_config = {
.common = {
.port_pin_mask = GPIO_PORT_PIN_MASK_FROM_NGPIOS(DT_GPIO_IMX_PORT_7_NGPIOS),
},
.base = (GPIO_Type *)DT_GPIO_IMX_PORT_7_BASE_ADDRESS,
};
static struct imx_gpio_data imx_gpio_7_data;
DEVICE_AND_API_INIT(imx_gpio_7, DT_GPIO_IMX_PORT_7_NAME,
imx_gpio_7_init,
&imx_gpio_7_data, &imx_gpio_7_config,
POST_KERNEL, CONFIG_KERNEL_INIT_PRIORITY_DEFAULT,
&imx_gpio_driver_api);
static int imx_gpio_7_init(struct device *port)
{
IRQ_CONNECT(DT_GPIO_IMX_PORT_7_IRQ_0,
DT_GPIO_IMX_PORT_7_IRQ_0_PRI,
imx_gpio_port_isr, DEVICE_GET(imx_gpio_7), 0);
irq_enable(DT_GPIO_IMX_PORT_7_IRQ_0);
IRQ_CONNECT(DT_GPIO_IMX_PORT_7_IRQ_1,
DT_GPIO_IMX_PORT_7_IRQ_1_PRI,
imx_gpio_port_isr, DEVICE_GET(imx_gpio_7), 0);
irq_enable(DT_GPIO_IMX_PORT_7_IRQ_1);
return 0;
}
#endif /* CONFIG_GPIO_IMX_PORT_7 */
DT_INST_FOREACH(GPIO_IMX_INIT)

56
soc/arm/nxp_imx/mcimx6x_m4/dts_fixup.h
View file

@ -6,62 +6,6 @@
#define DT_NUM_IRQ_PRIO_BITS DT_ARM_V7M_NVIC_E000E100_ARM_NUM_IRQ_PRIORITY_BITS
#define DT_GPIO_IMX_PORT_1_BASE_ADDRESS DT_NXP_IMX_GPIO_4209C000_BASE_ADDRESS
#define DT_GPIO_IMX_PORT_1_NAME DT_NXP_IMX_GPIO_4209C000_LABEL
#define DT_GPIO_IMX_PORT_1_NGPIOS DT_NXP_IMX_GPIO_4209C000_NGPIOS
#define DT_GPIO_IMX_PORT_1_IRQ_0 DT_NXP_IMX_GPIO_4209C000_IRQ_0
#define DT_GPIO_IMX_PORT_1_IRQ_0_PRI DT_NXP_IMX_GPIO_4209C000_IRQ_0_PRIORITY
#define DT_GPIO_IMX_PORT_1_IRQ_1 DT_NXP_IMX_GPIO_4209C000_IRQ_1
#define DT_GPIO_IMX_PORT_1_IRQ_1_PRI DT_NXP_IMX_GPIO_4209C000_IRQ_1_PRIORITY
#define DT_GPIO_IMX_PORT_2_BASE_ADDRESS DT_NXP_IMX_GPIO_420A0000_BASE_ADDRESS
#define DT_GPIO_IMX_PORT_2_NAME DT_NXP_IMX_GPIO_420A0000_LABEL
#define DT_GPIO_IMX_PORT_2_NGPIOS DT_NXP_IMX_GPIO_420A0000_NGPIOS
#define DT_GPIO_IMX_PORT_2_IRQ_0 DT_NXP_IMX_GPIO_420A0000_IRQ_0
#define DT_GPIO_IMX_PORT_2_IRQ_0_PRI DT_NXP_IMX_GPIO_420A0000_IRQ_0_PRIORITY
#define DT_GPIO_IMX_PORT_2_IRQ_1 DT_NXP_IMX_GPIO_420A0000_IRQ_1
#define DT_GPIO_IMX_PORT_2_IRQ_1_PRI DT_NXP_IMX_GPIO_420A0000_IRQ_1_PRIORITY
#define DT_GPIO_IMX_PORT_3_BASE_ADDRESS DT_NXP_IMX_GPIO_420A4000_BASE_ADDRESS
#define DT_GPIO_IMX_PORT_3_NAME DT_NXP_IMX_GPIO_420A4000_LABEL
#define DT_GPIO_IMX_PORT_3_NGPIOS DT_NXP_IMX_GPIO_420A4000_NGPIOS
#define DT_GPIO_IMX_PORT_3_IRQ_0 DT_NXP_IMX_GPIO_420A4000_IRQ_0
#define DT_GPIO_IMX_PORT_3_IRQ_0_PRI DT_NXP_IMX_GPIO_420A4000_IRQ_0_PRIORITY
#define DT_GPIO_IMX_PORT_3_IRQ_1 DT_NXP_IMX_GPIO_420A4000_IRQ_1
#define DT_GPIO_IMX_PORT_3_IRQ_1_PRI DT_NXP_IMX_GPIO_420A4000_IRQ_1_PRIORITY
#define DT_GPIO_IMX_PORT_4_BASE_ADDRESS DT_NXP_IMX_GPIO_420A8000_BASE_ADDRESS
#define DT_GPIO_IMX_PORT_4_NAME DT_NXP_IMX_GPIO_420A8000_LABEL
#define DT_GPIO_IMX_PORT_4_NGPIOS DT_NXP_IMX_GPIO_420A8000_NGPIOS
#define DT_GPIO_IMX_PORT_4_IRQ_0 DT_NXP_IMX_GPIO_420A8000_IRQ_0
#define DT_GPIO_IMX_PORT_4_IRQ_0_PRI DT_NXP_IMX_GPIO_420A8000_IRQ_0_PRIORITY
#define DT_GPIO_IMX_PORT_4_IRQ_1 DT_NXP_IMX_GPIO_420A8000_IRQ_1
#define DT_GPIO_IMX_PORT_4_IRQ_1_PRI DT_NXP_IMX_GPIO_420A8000_IRQ_1_PRIORITY
#define DT_GPIO_IMX_PORT_5_BASE_ADDRESS DT_NXP_IMX_GPIO_420AC000_BASE_ADDRESS
#define DT_GPIO_IMX_PORT_5_NAME DT_NXP_IMX_GPIO_420AC000_LABEL
#define DT_GPIO_IMX_PORT_5_NGPIOS DT_NXP_IMX_GPIO_420AC000_NGPIOS
#define DT_GPIO_IMX_PORT_5_IRQ_0 DT_NXP_IMX_GPIO_420AC000_IRQ_0
#define DT_GPIO_IMX_PORT_5_IRQ_0_PRI DT_NXP_IMX_GPIO_420AC000_IRQ_0_PRIORITY
#define DT_GPIO_IMX_PORT_5_IRQ_1 DT_NXP_IMX_GPIO_420AC000_IRQ_1
#define DT_GPIO_IMX_PORT_5_IRQ_1_PRI DT_NXP_IMX_GPIO_420AC000_IRQ_1_PRIORITY
#define DT_GPIO_IMX_PORT_6_BASE_ADDRESS DT_NXP_IMX_GPIO_420B0000_BASE_ADDRESS
#define DT_GPIO_IMX_PORT_6_NAME DT_NXP_IMX_GPIO_420B0000_LABEL
#define DT_GPIO_IMX_PORT_6_NGPIOS DT_NXP_IMX_GPIO_420B0000_NGPIOS
#define DT_GPIO_IMX_PORT_6_IRQ_0 DT_NXP_IMX_GPIO_420B0000_IRQ_0
#define DT_GPIO_IMX_PORT_6_IRQ_0_PRI DT_NXP_IMX_GPIO_420B0000_IRQ_0_PRIORITY
#define DT_GPIO_IMX_PORT_6_IRQ_1 DT_NXP_IMX_GPIO_420B0000_IRQ_1
#define DT_GPIO_IMX_PORT_6_IRQ_1_PRI DT_NXP_IMX_GPIO_420B0000_IRQ_1_PRIORITY
#define DT_GPIO_IMX_PORT_7_BASE_ADDRESS DT_NXP_IMX_GPIO_420B4000_BASE_ADDRESS
#define DT_GPIO_IMX_PORT_7_NAME DT_NXP_IMX_GPIO_420B4000_LABEL
#define DT_GPIO_IMX_PORT_7_NGPIOS DT_NXP_IMX_GPIO_420B4000_NGPIOS
#define DT_GPIO_IMX_PORT_7_IRQ_0 DT_NXP_IMX_GPIO_420B4000_IRQ_0
#define DT_GPIO_IMX_PORT_7_IRQ_0_PRI DT_NXP_IMX_GPIO_420B4000_IRQ_0_PRIORITY
#define DT_GPIO_IMX_PORT_7_IRQ_1 DT_NXP_IMX_GPIO_420B4000_IRQ_1
#define DT_GPIO_IMX_PORT_7_IRQ_1_PRI DT_NXP_IMX_GPIO_420B4000_IRQ_1_PRIORITY
#define DT_IPM_IMX_MU_B_BASE_ADDRESS DT_NXP_IMX_MU_4229C000_BASE_ADDRESS
#define DT_IPM_IMX_MU_B_IRQ DT_NXP_IMX_MU_4229C000_IRQ_0
#define DT_IPM_IMX_MU_B_IRQ_PRI DT_NXP_IMX_MU_4229C000_IRQ_0_PRIORITY

56
soc/arm/nxp_imx/mcimx7_m4/dts_fixup.h
View file

@ -8,62 +8,6 @@
#define DT_NUM_IRQ_PRIO_BITS DT_ARM_V7M_NVIC_E000E100_ARM_NUM_IRQ_PRIORITY_BITS
#define DT_GPIO_IMX_PORT_1_NAME DT_NXP_IMX_GPIO_30200000_LABEL
#define DT_GPIO_IMX_PORT_1_NGPIOS DT_NXP_IMX_GPIO_30200000_NGPIOS
#define DT_GPIO_IMX_PORT_1_BASE_ADDRESS DT_NXP_IMX_GPIO_30200000_BASE_ADDRESS
#define DT_GPIO_IMX_PORT_1_IRQ_0 DT_NXP_IMX_GPIO_30200000_IRQ_0
#define DT_GPIO_IMX_PORT_1_IRQ_0_PRI DT_NXP_IMX_GPIO_30200000_IRQ_0_PRIORITY
#define DT_GPIO_IMX_PORT_1_IRQ_1 DT_NXP_IMX_GPIO_30200000_IRQ_1
#define DT_GPIO_IMX_PORT_1_IRQ_1_PRI DT_NXP_IMX_GPIO_30200000_IRQ_1_PRIORITY
#define DT_GPIO_IMX_PORT_2_NAME DT_NXP_IMX_GPIO_30210000_LABEL
#define DT_GPIO_IMX_PORT_2_NGPIOS DT_NXP_IMX_GPIO_30210000_NGPIOS
#define DT_GPIO_IMX_PORT_2_BASE_ADDRESS DT_NXP_IMX_GPIO_30210000_BASE_ADDRESS
#define DT_GPIO_IMX_PORT_2_IRQ_0 DT_NXP_IMX_GPIO_30210000_IRQ_0
#define DT_GPIO_IMX_PORT_2_IRQ_0_PRI DT_NXP_IMX_GPIO_30210000_IRQ_0_PRIORITY
#define DT_GPIO_IMX_PORT_2_IRQ_1 DT_NXP_IMX_GPIO_30210000_IRQ_1
#define DT_GPIO_IMX_PORT_2_IRQ_1_PRI DT_NXP_IMX_GPIO_30210000_IRQ_1_PRIORITY
#define DT_GPIO_IMX_PORT_3_NAME DT_NXP_IMX_GPIO_30220000_LABEL
#define DT_GPIO_IMX_PORT_3_NGPIOS DT_NXP_IMX_GPIO_30220000_NGPIOS
#define DT_GPIO_IMX_PORT_3_BASE_ADDRESS DT_NXP_IMX_GPIO_30220000_BASE_ADDRESS
#define DT_GPIO_IMX_PORT_3_IRQ_0 DT_NXP_IMX_GPIO_30220000_IRQ_0
#define DT_GPIO_IMX_PORT_3_IRQ_0_PRI DT_NXP_IMX_GPIO_30220000_IRQ_0_PRIORITY
#define DT_GPIO_IMX_PORT_3_IRQ_1 DT_NXP_IMX_GPIO_30220000_IRQ_1
#define DT_GPIO_IMX_PORT_3_IRQ_1_PRI DT_NXP_IMX_GPIO_30220000_IRQ_1_PRIORITY
#define DT_GPIO_IMX_PORT_4_NAME DT_NXP_IMX_GPIO_30230000_LABEL
#define DT_GPIO_IMX_PORT_4_NGPIOS DT_NXP_IMX_GPIO_30230000_NGPIOS
#define DT_GPIO_IMX_PORT_4_BASE_ADDRESS DT_NXP_IMX_GPIO_30230000_BASE_ADDRESS
#define DT_GPIO_IMX_PORT_4_IRQ_0 DT_NXP_IMX_GPIO_30230000_IRQ_0
#define DT_GPIO_IMX_PORT_4_IRQ_0_PRI DT_NXP_IMX_GPIO_30230000_IRQ_0_PRIORITY
#define DT_GPIO_IMX_PORT_4_IRQ_1 DT_NXP_IMX_GPIO_30230000_IRQ_1
#define DT_GPIO_IMX_PORT_4_IRQ_1_PRI DT_NXP_IMX_GPIO_30230000_IRQ_1_PRIORITY
#define DT_GPIO_IMX_PORT_5_NAME DT_NXP_IMX_GPIO_30240000_LABEL
#define DT_GPIO_IMX_PORT_5_NGPIOS DT_NXP_IMX_GPIO_30240000_NGPIOS
#define DT_GPIO_IMX_PORT_5_BASE_ADDRESS DT_NXP_IMX_GPIO_30240000_BASE_ADDRESS
#define DT_GPIO_IMX_PORT_5_IRQ_0 DT_NXP_IMX_GPIO_30240000_IRQ_0
#define DT_GPIO_IMX_PORT_5_IRQ_0_PRI DT_NXP_IMX_GPIO_30240000_IRQ_0_PRIORITY
#define DT_GPIO_IMX_PORT_5_IRQ_1 DT_NXP_IMX_GPIO_30240000_IRQ_1
#define DT_GPIO_IMX_PORT_5_IRQ_1_PRI DT_NXP_IMX_GPIO_30240000_IRQ_1_PRIORITY
#define DT_GPIO_IMX_PORT_6_NAME DT_NXP_IMX_GPIO_30250000_LABEL
#define DT_GPIO_IMX_PORT_6_NGPIOS DT_NXP_IMX_GPIO_30250000_NGPIOS
#define DT_GPIO_IMX_PORT_6_BASE_ADDRESS DT_NXP_IMX_GPIO_30250000_BASE_ADDRESS
#define DT_GPIO_IMX_PORT_6_IRQ_0 DT_NXP_IMX_GPIO_30250000_IRQ_0
#define DT_GPIO_IMX_PORT_6_IRQ_0_PRI DT_NXP_IMX_GPIO_30250000_IRQ_0_PRIORITY
#define DT_GPIO_IMX_PORT_6_IRQ_1 DT_NXP_IMX_GPIO_30250000_IRQ_1
#define DT_GPIO_IMX_PORT_6_IRQ_1_PRI DT_NXP_IMX_GPIO_30250000_IRQ_1_PRIORITY
#define DT_GPIO_IMX_PORT_7_NAME DT_NXP_IMX_GPIO_30260000_LABEL
#define DT_GPIO_IMX_PORT_7_NGPIOS DT_NXP_IMX_GPIO_30260000_NGPIOS
#define DT_GPIO_IMX_PORT_7_BASE_ADDRESS DT_NXP_IMX_GPIO_30260000_BASE_ADDRESS
#define DT_GPIO_IMX_PORT_7_IRQ_0 DT_NXP_IMX_GPIO_30260000_IRQ_0
#define DT_GPIO_IMX_PORT_7_IRQ_0_PRI DT_NXP_IMX_GPIO_30260000_IRQ_0_PRIORITY
#define DT_GPIO_IMX_PORT_7_IRQ_1 DT_NXP_IMX_GPIO_30260000_IRQ_1
#define DT_GPIO_IMX_PORT_7_IRQ_1_PRI DT_NXP_IMX_GPIO_30260000_IRQ_1_PRIORITY
#define DT_IPM_IMX_MU_B_BASE_ADDRESS DT_NXP_IMX_MU_30AB0000_BASE_ADDRESS
#define DT_IPM_IMX_MU_B_IRQ DT_NXP_IMX_MU_30AB0000_IRQ_0
#define DT_IPM_IMX_MU_B_IRQ_PRI DT_NXP_IMX_MU_30AB0000_IRQ_0_PRIORITY

1
tests/drivers/gpio/gpio_basic_api/boards/udoo_neo_full_m4.conf
View file

@ -1 +0,0 @@
CONFIG_GPIO_IMX_PORT_5=y