dts: arm: renesas: ra: Reorganize RA4M1 files
Extract common parts from `dts/arm/renesas/ra/ra4/r7fa4m1ab3cfp.dtsi` to support R7FA4M1AB3CFM. Signed-off-by: TOKITA Hiroshi <tokita.hiroshi@gmail.com>
This commit is contained in:
TOKITA Hiroshi
Benjamin Cabé
parent
64ea1b8696
commit
b313342696
3 changed files with 369 additions and 336 deletions
24
dts/arm/renesas/ra/ra4/r7fa4m1ab3cfm.dtsi
Normal file
24
dts/arm/renesas/ra/ra4/r7fa4m1ab3cfm.dtsi
Normal file
|
|
@ -0,0 +1,24 @@
|
|||
/*
|
||||
* Copyright (c) 2025 TOKITA Hiroshi
|
||||
*
|
||||
* SPDX-License-Identifier: Apache-2.0
|
||||
*/
|
||||
|
||||
#include <zephyr/dt-bindings/clock/ra_clock.h>
|
||||
#include <arm/renesas/ra/ra4/r7fa4m1ax.dtsi>
|
||||
|
||||
/delete-node/ &ioport5;
|
||||
/delete-node/ &ioport6;
|
||||
/delete-node/ &ioport7;
|
||||
/delete-node/ &ioport8;
|
||||
|
||||
/ {
|
||||
soc {
|
||||
flash-controller@407e0000 {
|
||||
flash0: flash@0 {
|
||||
compatible = "soc-nv-flash";
|
||||
reg = <0x0 DT_SIZE_K(256)>;
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
|
|
@ -1,346 +1,20 @@
|
|||
/*
|
||||
* Copyright (c) 2024-2025 Renesas Electronics Corporation
|
||||
* Copyright (c) 2025 TOKITA Hiroshi
|
||||
*
|
||||
* SPDX-License-Identifier: Apache-2.0
|
||||
*/
|
||||
|
||||
#include <zephyr/dt-bindings/clock/ra_clock.h>
|
||||
#include <arm/renesas/ra/ra4/ra4-cm4-common.dtsi>
|
||||
#include <arm/renesas/ra/ra4/r7fa4m1ax.dtsi>
|
||||
|
||||
/ {
|
||||
soc {
|
||||
sram0: memory@20000000 {
|
||||
compatible = "mmio-sram";
|
||||
reg = <0x20000000 DT_SIZE_K(32)>;
|
||||
};
|
||||
|
||||
flash-controller@407e0000 {
|
||||
reg = <0x407e0000 0x10000>;
|
||||
#address-cells = <1>;
|
||||
#size-cells = <1>;
|
||||
|
||||
flash0: flash@0 {
|
||||
compatible = "soc-nv-flash";
|
||||
reg = <0x0 DT_SIZE_K(256)>;
|
||||
};
|
||||
};
|
||||
|
||||
ioport6: gpio@400400c0 {
|
||||
compatible = "renesas,ra-gpio-ioport";
|
||||
reg = <0x400400c0 0x20>;
|
||||
port = <6>;
|
||||
gpio-controller;
|
||||
#gpio-cells = <2>;
|
||||
ngpios = <16>;
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
ioport7: gpio@400400e0 {
|
||||
compatible = "renesas,ra-gpio-ioport";
|
||||
reg = <0x400400e0 0x20>;
|
||||
port = <7>;
|
||||
gpio-controller;
|
||||
#gpio-cells = <2>;
|
||||
ngpios = <16>;
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
ioport8: gpio@40040100 {
|
||||
compatible = "renesas,ra-gpio-ioport";
|
||||
reg = <0x40040100 0x20>;
|
||||
port = <8>;
|
||||
gpio-controller;
|
||||
#gpio-cells = <2>;
|
||||
ngpios = <16>;
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
sci2: sci2@40070040 {
|
||||
compatible = "renesas,ra-sci";
|
||||
reg = <0x40070040 0x20>;
|
||||
clocks = <&pclka MSTPB 29>;
|
||||
status = "disabled";
|
||||
|
||||
uart {
|
||||
compatible = "renesas,ra-sci-uart";
|
||||
channel = <2>;
|
||||
status = "disabled";
|
||||
};
|
||||
};
|
||||
|
||||
adc@4005c000 {
|
||||
interrupts = <20 1>;
|
||||
channel-available-mask = <0x3ff7fff>;
|
||||
};
|
||||
|
||||
port_irq5: external-interrupt@40006005 {
|
||||
compatible = "renesas,ra-external-interrupt";
|
||||
reg = <0x40006005 0x1>;
|
||||
channel = <5>;
|
||||
renesas,sample-clock-div = <64>;
|
||||
#port-irq-cells = <0>;
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
port_irq8: external-interrupt@40006008 {
|
||||
compatible = "renesas,ra-external-interrupt";
|
||||
reg = <0x40006008 0x1>;
|
||||
channel = <8>;
|
||||
renesas,sample-clock-div = <64>;
|
||||
#port-irq-cells = <0>;
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
port_irq10: external-interrupt@4000600a {
|
||||
compatible = "renesas,ra-external-interrupt";
|
||||
reg = <0x4000600a 0x1>;
|
||||
channel = <10>;
|
||||
renesas,sample-clock-div = <64>;
|
||||
#port-irq-cells = <0>;
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
port_irq12: external-interrupt@4000600c {
|
||||
compatible = "renesas,ra-external-interrupt";
|
||||
reg = <0x4000600c 0x1>;
|
||||
channel = <12>;
|
||||
renesas,sample-clock-div = <64>;
|
||||
#port-irq-cells = <0>;
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
trng: trng {
|
||||
compatible = "renesas,ra-sce5-rng";
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
pwm6: pwm6@40078600 {
|
||||
compatible = "renesas,ra-pwm";
|
||||
divider = <RA_PWM_SOURCE_DIV_1>;
|
||||
channel = <RA_PWM_CHANNEL_6>;
|
||||
clocks = <&pclkd MSTPD 6>;
|
||||
reg = <0x40078600 0x100>;
|
||||
#pwm-cells = <3>;
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
pwm7: pwm7@40078700 {
|
||||
compatible = "renesas,ra-pwm";
|
||||
divider = <RA_PWM_SOURCE_DIV_1>;
|
||||
channel = <RA_PWM_CHANNEL_7>;
|
||||
clocks = <&pclkd MSTPD 6>;
|
||||
reg = <0x40078700 0x100>;
|
||||
#pwm-cells = <3>;
|
||||
status = "disabled";
|
||||
};
|
||||
};
|
||||
|
||||
clocks: clocks {
|
||||
#address-cells = <1>;
|
||||
#size-cells = <1>;
|
||||
|
||||
xtal: clock-main-osc {
|
||||
compatible = "renesas,ra-cgc-external-clock";
|
||||
clock-frequency = <DT_FREQ_M(12)>;
|
||||
#clock-cells = <0>;
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
hoco: clock-hoco {
|
||||
compatible = "fixed-clock";
|
||||
clock-frequency = <DT_FREQ_M(24)>;
|
||||
#clock-cells = <0>;
|
||||
};
|
||||
|
||||
moco: clock-moco {
|
||||
compatible = "fixed-clock";
|
||||
clock-frequency = <DT_FREQ_M(8)>;
|
||||
#clock-cells = <0>;
|
||||
};
|
||||
|
||||
loco: clock-loco {
|
||||
compatible = "fixed-clock";
|
||||
clock-frequency = <32768>;
|
||||
#clock-cells = <0>;
|
||||
};
|
||||
|
||||
subclk: clock-subclk {
|
||||
compatible = "renesas,ra-cgc-subclk";
|
||||
clock-frequency = <32768>;
|
||||
#clock-cells = <0>;
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
pll: pll {
|
||||
compatible = "renesas,ra-cgc-pll";
|
||||
#clock-cells = <0>;
|
||||
|
||||
clocks = <&xtal>;
|
||||
div = <2>;
|
||||
mul = <8 0>;
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
pclkblock: pclkblock@40047000 {
|
||||
compatible = "renesas,ra-cgc-pclk-block";
|
||||
reg = <0x40047000 4>,
|
||||
<0x40047004 4>,
|
||||
<0x40047008 4>;
|
||||
reg-names = "MSTPB", "MSTPC", "MSTPD";
|
||||
#clock-cells = <0>;
|
||||
clocks = <&pll>;
|
||||
status = "okay";
|
||||
|
||||
iclk: iclk {
|
||||
compatible = "renesas,ra-cgc-pclk";
|
||||
clock-frequency = <48000000>;
|
||||
div = <1>;
|
||||
#clock-cells = <2>;
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
pclka: pclka {
|
||||
compatible = "renesas,ra-cgc-pclk";
|
||||
div = <1>;
|
||||
#clock-cells = <2>;
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
pclkb: pclkb {
|
||||
compatible = "renesas,ra-cgc-pclk";
|
||||
div = <2>;
|
||||
#clock-cells = <2>;
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
pclkc: pclkc {
|
||||
compatible = "renesas,ra-cgc-pclk";
|
||||
div = <1>;
|
||||
#clock-cells = <2>;
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
pclkd: pclkd {
|
||||
compatible = "renesas,ra-cgc-pclk";
|
||||
div = <1>;
|
||||
#clock-cells = <2>;
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
fclk: fclk {
|
||||
compatible = "renesas,ra-cgc-pclk";
|
||||
div = <2>;
|
||||
#clock-cells = <2>;
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
clkout: clkout {
|
||||
compatible = "renesas,ra-cgc-pclk";
|
||||
#clock-cells = <2>;
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
uclk: uclk {
|
||||
compatible = "renesas,ra-cgc-pclk";
|
||||
#clock-cells = <2>;
|
||||
status = "disabled";
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
&ioport0 {
|
||||
port-irqs = <&port_irq2 &port_irq3 &port_irq6
|
||||
&port_irq7 &port_irq10 &port_irq15>;
|
||||
port-irq-names = "port-irq2",
|
||||
"port-irq3",
|
||||
"port-irq6",
|
||||
"port-irq7",
|
||||
"port-irq10",
|
||||
"port-irq15";
|
||||
port-irq2-pins = <2>;
|
||||
port-irq3-pins = <4>;
|
||||
port-irq6-pins = <0>;
|
||||
port-irq7-pins = <1 15>;
|
||||
port-irq10-pins = <5>;
|
||||
port-irq15-pins = <11>;
|
||||
};
|
||||
|
||||
&ioport1 {
|
||||
port-irqs = <&port_irq0 &port_irq1 &port_irq2
|
||||
&port_irq3 &port_irq4>;
|
||||
port-irq-names = "port-irq0",
|
||||
"port-irq1",
|
||||
"port-irq2",
|
||||
"port-irq3",
|
||||
"port-irq4";
|
||||
port-irq0-pins = <5>;
|
||||
port-irq1-pins = <1 4>;
|
||||
port-irq2-pins = <0>;
|
||||
port-irq3-pins = <10>;
|
||||
port-irq4-pins = <11>;
|
||||
};
|
||||
|
||||
&ioport2 {
|
||||
port-irqs = <&port_irq0 &port_irq1 &port_irq2
|
||||
&port_irq3>;
|
||||
port-irq-names = "port-irq0",
|
||||
"port-irq1",
|
||||
"port-irq2",
|
||||
"port-irq3";
|
||||
port-irq0-pins = <6>;
|
||||
port-irq1-pins = <5>;
|
||||
port-irq2-pins = <13>;
|
||||
port-irq3-pins = <12>;
|
||||
};
|
||||
|
||||
&ioport3 {
|
||||
port-irqs = <&port_irq5 &port_irq6 &port_irq8
|
||||
&port_irq9>;
|
||||
port-irq-names = "port-irq5",
|
||||
"port-irq6",
|
||||
"port-irq8",
|
||||
"port-irq9";
|
||||
port-irq5-pins = <2>;
|
||||
port-irq6-pins = <1>;
|
||||
port-irq8-pins = <5>;
|
||||
port-irq9-pins = <4>;
|
||||
};
|
||||
|
||||
&ioport4 {
|
||||
port-irqs = <&port_irq0 &port_irq4 &port_irq5
|
||||
&port_irq6 &port_irq7 &port_irq8
|
||||
&port_irq9>;
|
||||
port-irq-names = "port-irq0",
|
||||
"port-irq4",
|
||||
"port-irq5",
|
||||
"port-irq6",
|
||||
"port-irq7",
|
||||
"port-irq8",
|
||||
"port-irq9";
|
||||
port-irq0-pins = <0>;
|
||||
port-irq4-pins = <2 11>;
|
||||
port-irq5-pins = <1 10>;
|
||||
port-irq6-pins = <9>;
|
||||
port-irq7-pins = <8>;
|
||||
port-irq8-pins = <15>;
|
||||
port-irq9-pins = <14>;
|
||||
};
|
||||
|
||||
&ioport5 {
|
||||
port-irqs = <&port_irq11 &port_irq12 &port_irq14>;
|
||||
port-irq-names = "port-irq11",
|
||||
"port-irq12",
|
||||
"port-irq14";
|
||||
port-irq11-pins = <1>;
|
||||
port-irq12-pins = <2>;
|
||||
port-irq14-pins = <5>;
|
||||
};
|
||||
|
||||
&pwm2 {
|
||||
clocks = <&pclkd MSTPD 6>;
|
||||
};
|
||||
|
||||
&pwm3 {
|
||||
clocks = <&pclkd MSTPD 6>;
|
||||
soc {
|
||||
flash-controller@407e0000 {
|
||||
flash0: flash@0 {
|
||||
compatible = "soc-nv-flash";
|
||||
reg = <0x0 DT_SIZE_K(256)>;
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
|
|
|
|||
335
dts/arm/renesas/ra/ra4/r7fa4m1ax.dtsi
Normal file
335
dts/arm/renesas/ra/ra4/r7fa4m1ax.dtsi
Normal file
|
|
@ -0,0 +1,335 @@
|
|||
/*
|
||||
* Copyright (c) 2024-2025 Renesas Electronics Corporation
|
||||
*
|
||||
* SPDX-License-Identifier: Apache-2.0
|
||||
*/
|
||||
|
||||
#include <zephyr/dt-bindings/clock/ra_clock.h>
|
||||
#include <arm/renesas/ra/ra4/ra4-cm4-common.dtsi>
|
||||
|
||||
/ {
|
||||
soc {
|
||||
sram0: memory@20000000 {
|
||||
compatible = "mmio-sram";
|
||||
reg = <0x20000000 DT_SIZE_K(32)>;
|
||||
};
|
||||
|
||||
ioport6: gpio@400400c0 {
|
||||
compatible = "renesas,ra-gpio-ioport";
|
||||
reg = <0x400400c0 0x20>;
|
||||
port = <6>;
|
||||
gpio-controller;
|
||||
#gpio-cells = <2>;
|
||||
ngpios = <16>;
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
ioport7: gpio@400400e0 {
|
||||
compatible = "renesas,ra-gpio-ioport";
|
||||
reg = <0x400400e0 0x20>;
|
||||
port = <7>;
|
||||
gpio-controller;
|
||||
#gpio-cells = <2>;
|
||||
ngpios = <16>;
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
ioport8: gpio@40040100 {
|
||||
compatible = "renesas,ra-gpio-ioport";
|
||||
reg = <0x40040100 0x20>;
|
||||
port = <8>;
|
||||
gpio-controller;
|
||||
#gpio-cells = <2>;
|
||||
ngpios = <16>;
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
sci2: sci2@40070040 {
|
||||
compatible = "renesas,ra-sci";
|
||||
reg = <0x40070040 0x20>;
|
||||
clocks = <&pclka MSTPB 29>;
|
||||
status = "disabled";
|
||||
|
||||
uart {
|
||||
compatible = "renesas,ra-sci-uart";
|
||||
channel = <2>;
|
||||
status = "disabled";
|
||||
};
|
||||
};
|
||||
|
||||
adc@4005c000 {
|
||||
interrupts = <20 1>;
|
||||
channel-available-mask = <0x3ff7fff>;
|
||||
};
|
||||
|
||||
port_irq5: external-interrupt@40006005 {
|
||||
compatible = "renesas,ra-external-interrupt";
|
||||
reg = <0x40006005 0x1>;
|
||||
channel = <5>;
|
||||
renesas,sample-clock-div = <64>;
|
||||
#port-irq-cells = <0>;
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
port_irq8: external-interrupt@40006008 {
|
||||
compatible = "renesas,ra-external-interrupt";
|
||||
reg = <0x40006008 0x1>;
|
||||
channel = <8>;
|
||||
renesas,sample-clock-div = <64>;
|
||||
#port-irq-cells = <0>;
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
port_irq10: external-interrupt@4000600a {
|
||||
compatible = "renesas,ra-external-interrupt";
|
||||
reg = <0x4000600a 0x1>;
|
||||
channel = <10>;
|
||||
renesas,sample-clock-div = <64>;
|
||||
#port-irq-cells = <0>;
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
port_irq12: external-interrupt@4000600c {
|
||||
compatible = "renesas,ra-external-interrupt";
|
||||
reg = <0x4000600c 0x1>;
|
||||
channel = <12>;
|
||||
renesas,sample-clock-div = <64>;
|
||||
#port-irq-cells = <0>;
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
trng: trng {
|
||||
compatible = "renesas,ra-sce5-rng";
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
pwm6: pwm6@40078600 {
|
||||
compatible = "renesas,ra-pwm";
|
||||
divider = <RA_PWM_SOURCE_DIV_1>;
|
||||
channel = <RA_PWM_CHANNEL_6>;
|
||||
clocks = <&pclkd MSTPD 6>;
|
||||
reg = <0x40078600 0x100>;
|
||||
#pwm-cells = <3>;
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
pwm7: pwm7@40078700 {
|
||||
compatible = "renesas,ra-pwm";
|
||||
divider = <RA_PWM_SOURCE_DIV_1>;
|
||||
channel = <RA_PWM_CHANNEL_7>;
|
||||
clocks = <&pclkd MSTPD 6>;
|
||||
reg = <0x40078700 0x100>;
|
||||
#pwm-cells = <3>;
|
||||
status = "disabled";
|
||||
};
|
||||
};
|
||||
|
||||
clocks: clocks {
|
||||
#address-cells = <1>;
|
||||
#size-cells = <1>;
|
||||
|
||||
xtal: clock-main-osc {
|
||||
compatible = "renesas,ra-cgc-external-clock";
|
||||
clock-frequency = <DT_FREQ_M(12)>;
|
||||
#clock-cells = <0>;
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
hoco: clock-hoco {
|
||||
compatible = "fixed-clock";
|
||||
clock-frequency = <DT_FREQ_M(24)>;
|
||||
#clock-cells = <0>;
|
||||
};
|
||||
|
||||
moco: clock-moco {
|
||||
compatible = "fixed-clock";
|
||||
clock-frequency = <DT_FREQ_M(8)>;
|
||||
#clock-cells = <0>;
|
||||
};
|
||||
|
||||
loco: clock-loco {
|
||||
compatible = "fixed-clock";
|
||||
clock-frequency = <32768>;
|
||||
#clock-cells = <0>;
|
||||
};
|
||||
|
||||
subclk: clock-subclk {
|
||||
compatible = "renesas,ra-cgc-subclk";
|
||||
clock-frequency = <32768>;
|
||||
#clock-cells = <0>;
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
pll: pll {
|
||||
compatible = "renesas,ra-cgc-pll";
|
||||
#clock-cells = <0>;
|
||||
|
||||
clocks = <&xtal>;
|
||||
div = <2>;
|
||||
mul = <8 0>;
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
pclkblock: pclkblock@40047000 {
|
||||
compatible = "renesas,ra-cgc-pclk-block";
|
||||
reg = <0x40047000 4>,
|
||||
<0x40047004 4>,
|
||||
<0x40047008 4>;
|
||||
reg-names = "MSTPB", "MSTPC", "MSTPD";
|
||||
#clock-cells = <0>;
|
||||
clocks = <&pll>;
|
||||
status = "okay";
|
||||
|
||||
iclk: iclk {
|
||||
compatible = "renesas,ra-cgc-pclk";
|
||||
clock-frequency = <48000000>;
|
||||
div = <1>;
|
||||
#clock-cells = <2>;
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
pclka: pclka {
|
||||
compatible = "renesas,ra-cgc-pclk";
|
||||
div = <1>;
|
||||
#clock-cells = <2>;
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
pclkb: pclkb {
|
||||
compatible = "renesas,ra-cgc-pclk";
|
||||
div = <2>;
|
||||
#clock-cells = <2>;
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
pclkc: pclkc {
|
||||
compatible = "renesas,ra-cgc-pclk";
|
||||
div = <1>;
|
||||
#clock-cells = <2>;
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
pclkd: pclkd {
|
||||
compatible = "renesas,ra-cgc-pclk";
|
||||
div = <1>;
|
||||
#clock-cells = <2>;
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
fclk: fclk {
|
||||
compatible = "renesas,ra-cgc-pclk";
|
||||
div = <2>;
|
||||
#clock-cells = <2>;
|
||||
status = "okay";
|
||||
};
|
||||
|
||||
clkout: clkout {
|
||||
compatible = "renesas,ra-cgc-pclk";
|
||||
#clock-cells = <2>;
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
uclk: uclk {
|
||||
compatible = "renesas,ra-cgc-pclk";
|
||||
#clock-cells = <2>;
|
||||
status = "disabled";
|
||||
};
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
&ioport0 {
|
||||
port-irqs = <&port_irq2 &port_irq3 &port_irq6
|
||||
&port_irq7 &port_irq10 &port_irq15>;
|
||||
port-irq-names = "port-irq2",
|
||||
"port-irq3",
|
||||
"port-irq6",
|
||||
"port-irq7",
|
||||
"port-irq10",
|
||||
"port-irq15";
|
||||
port-irq2-pins = <2>;
|
||||
port-irq3-pins = <4>;
|
||||
port-irq6-pins = <0>;
|
||||
port-irq7-pins = <1 15>;
|
||||
port-irq10-pins = <5>;
|
||||
port-irq15-pins = <11>;
|
||||
};
|
||||
|
||||
&ioport1 {
|
||||
port-irqs = <&port_irq0 &port_irq1 &port_irq2
|
||||
&port_irq3 &port_irq4>;
|
||||
port-irq-names = "port-irq0",
|
||||
"port-irq1",
|
||||
"port-irq2",
|
||||
"port-irq3",
|
||||
"port-irq4";
|
||||
port-irq0-pins = <5>;
|
||||
port-irq1-pins = <1 4>;
|
||||
port-irq2-pins = <0>;
|
||||
port-irq3-pins = <10>;
|
||||
port-irq4-pins = <11>;
|
||||
};
|
||||
|
||||
&ioport2 {
|
||||
port-irqs = <&port_irq0 &port_irq1 &port_irq2
|
||||
&port_irq3>;
|
||||
port-irq-names = "port-irq0",
|
||||
"port-irq1",
|
||||
"port-irq2",
|
||||
"port-irq3";
|
||||
port-irq0-pins = <6>;
|
||||
port-irq1-pins = <5>;
|
||||
port-irq2-pins = <13>;
|
||||
port-irq3-pins = <12>;
|
||||
};
|
||||
|
||||
&ioport3 {
|
||||
port-irqs = <&port_irq5 &port_irq6 &port_irq8
|
||||
&port_irq9>;
|
||||
port-irq-names = "port-irq5",
|
||||
"port-irq6",
|
||||
"port-irq8",
|
||||
"port-irq9";
|
||||
port-irq5-pins = <2>;
|
||||
port-irq6-pins = <1>;
|
||||
port-irq8-pins = <5>;
|
||||
port-irq9-pins = <4>;
|
||||
};
|
||||
|
||||
&ioport4 {
|
||||
port-irqs = <&port_irq0 &port_irq4 &port_irq5
|
||||
&port_irq6 &port_irq7 &port_irq8
|
||||
&port_irq9>;
|
||||
port-irq-names = "port-irq0",
|
||||
"port-irq4",
|
||||
"port-irq5",
|
||||
"port-irq6",
|
||||
"port-irq7",
|
||||
"port-irq8",
|
||||
"port-irq9";
|
||||
port-irq0-pins = <0>;
|
||||
port-irq4-pins = <2 11>;
|
||||
port-irq5-pins = <1 10>;
|
||||
port-irq6-pins = <9>;
|
||||
port-irq7-pins = <8>;
|
||||
port-irq8-pins = <15>;
|
||||
port-irq9-pins = <14>;
|
||||
};
|
||||
|
||||
&ioport5 {
|
||||
port-irqs = <&port_irq11 &port_irq12 &port_irq14>;
|
||||
port-irq-names = "port-irq11",
|
||||
"port-irq12",
|
||||
"port-irq14";
|
||||
port-irq11-pins = <1>;
|
||||
port-irq12-pins = <2>;
|
||||
port-irq14-pins = <5>;
|
||||
};
|
||||
|
||||
&pwm2 {
|
||||
clocks = <&pclkd MSTPD 6>;
|
||||
};
|
||||
|
||||
&pwm3 {
|
||||
clocks = <&pclkd MSTPD 6>;
|
||||
};
|
||||
Loading…
Add table
Add a link
Reference in a new issue