arm: dts: ti_lm3s6965: Add device tree support for Stellaris UART
Converted Stellaris UART driver over to utilize device tree generated defines. Added a yaml description for the uart, and converted over the ti_lm3s6965 SoC & qemu_cortex_m3 board port over to utilize it. Change-Id: Ie20844eb63d2c68eb59ad4160f7f5b5a35e2943b Signed-off-by: Kumar Gala <kumar.gala@linaro.org>
This commit is contained in:
parent
f6284cfbec
commit
ac0bb050dd
7 changed files with 86 additions and 95 deletions
|
@ -26,31 +26,11 @@ if UART_STELLARIS
|
|||
config UART_STELLARIS_PORT_0
|
||||
def_bool y
|
||||
|
||||
if UART_STELLARIS_PORT_0
|
||||
config UART_STELLARIS_PORT_0_IRQ_PRI
|
||||
default 3
|
||||
config UART_STELLARIS_PORT_0_BAUD_RATE
|
||||
default 115200
|
||||
endif
|
||||
|
||||
config UART_STELLARIS_PORT_1
|
||||
def_bool y
|
||||
|
||||
if UART_STELLARIS_PORT_1
|
||||
config UART_STELLARIS_PORT_1_IRQ_PRI
|
||||
default 3
|
||||
config UART_STELLARIS_PORT_1_BAUD_RATE
|
||||
default 115200
|
||||
endif
|
||||
|
||||
config UART_STELLARIS_PORT_2
|
||||
def_bool y
|
||||
if UART_STELLARIS_PORT_2
|
||||
config UART_STELLARIS_PORT_2_IRQ_PRI
|
||||
default 3
|
||||
config UART_STELLARIS_PORT_2_BAUD_RATE
|
||||
default 115200
|
||||
endif
|
||||
|
||||
endif # UART_STELLARIS
|
||||
|
||||
|
|
|
@ -32,8 +32,6 @@ extern "C" {
|
|||
#define IRQ_GPIO_PORTC 2
|
||||
#define IRQ_GPIO_PORTD 3
|
||||
#define IRQ_GPIO_PORTE 4
|
||||
#define IRQ_UART0 5
|
||||
#define IRQ_UART1 6
|
||||
#define IRQ_SSI0 7
|
||||
#define IRQ_I2C0 8
|
||||
#define IRQ_PWM_FAULT 9
|
||||
|
@ -60,7 +58,6 @@ extern "C" {
|
|||
#define IRQ_GPIO_PORTF 30
|
||||
#define IRQ_GPIO_PORTG 31
|
||||
#define IRQ_RESERVED1 32
|
||||
#define IRQ_UART2 33
|
||||
#define IRQ_RESERVED2 34
|
||||
#define IRQ_TIMER3A 35
|
||||
#define IRQ_TIMER3B 36
|
||||
|
@ -83,15 +80,6 @@ extern "C" {
|
|||
|
||||
#define UART_IRQ_FLAGS 0
|
||||
|
||||
#define UART_STELLARIS_PORT_0_BASE_ADDR 0x4000C000
|
||||
#define UART_STELLARIS_PORT_0_IRQ IRQ_UART0
|
||||
|
||||
#define UART_STELLARIS_PORT_1_BASE_ADDR 0x4000D000
|
||||
#define UART_STELLARIS_PORT_1_IRQ IRQ_UART1
|
||||
|
||||
#define UART_STELLARIS_PORT_2_BASE_ADDR 0x4000E000
|
||||
#define UART_STELLARIS_PORT_2_IRQ IRQ_UART2
|
||||
|
||||
#define UART_STELLARIS_CLK_FREQ SYSCLK_DEFAULT_IOSC_HZ
|
||||
|
||||
#endif /* CONFIG_UART_STELLARIS */
|
||||
|
|
Loading…
Add table
Add a link
Reference in a new issue