soc: nxp: imxrt700: Add i.MXRT700 HiFi1 DSP support
The i.MX RT700 has an ultra-low power Sense Subsystem which includes an ARM Cortex-M33 and Cadence Tensilica HiFi 1 DSP. Here, we add support for the HiFi1 core. Signed-off-by: Iuliana Prodan <iuliana.prodan@nxp.com>
This commit is contained in:
Iuliana Prodan
Carles Cufí
parent
b5480f3abe
commit
6c3e83074c
11 changed files with 687 additions and 0 deletions
|
|
@ -8,4 +8,6 @@ if(CONFIG_SOC_MIMXRT798S_CM33_CPU0 OR CONFIG_SOC_MIMXRT798S_CM33_CPU1)
|
||||||
add_subdirectory(cm33)
|
add_subdirectory(cm33)
|
||||||
elseif(CONFIG_SOC_MIMXRT798S_HIFI4)
|
elseif(CONFIG_SOC_MIMXRT798S_HIFI4)
|
||||||
add_subdirectory(hifi4)
|
add_subdirectory(hifi4)
|
||||||
|
elseif(CONFIG_SOC_MIMXRT798S_HIFI1)
|
||||||
|
add_subdirectory(hifi1)
|
||||||
endif()
|
endif()
|
||||||
|
|
|
||||||
|
|
@ -48,6 +48,16 @@ config SOC_MIMXRT798S_HIFI4
|
||||||
select GEN_ISR_TABLES
|
select GEN_ISR_TABLES
|
||||||
select HAS_MCUX
|
select HAS_MCUX
|
||||||
|
|
||||||
|
config SOC_MIMXRT798S_HIFI1
|
||||||
|
select XTENSA
|
||||||
|
select XTENSA_HAL if ("$(ZEPHYR_TOOLCHAIN_VARIANT)" != "xcc" && "$(ZEPHYR_TOOLCHAIN_VARIANT)" != "xt-clang")
|
||||||
|
select XTENSA_RESET_VECTOR
|
||||||
|
select XTENSA_USE_CORE_CRT1
|
||||||
|
select XTENSA_GEN_HANDLERS
|
||||||
|
select XTENSA_SMALL_VECTOR_TABLE_ENTRY
|
||||||
|
select GEN_ISR_TABLES
|
||||||
|
select HAS_MCUX
|
||||||
|
|
||||||
if SOC_SERIES_IMXRT7XX
|
if SOC_SERIES_IMXRT7XX
|
||||||
|
|
||||||
if NXP_IMXRT_BOOT_HEADER
|
if NXP_IMXRT_BOOT_HEADER
|
||||||
|
|
@ -65,5 +75,6 @@ config MCUX_CORE_SUFFIX
|
||||||
default "_cm33_core0" if SOC_MIMXRT798S_CM33_CPU0
|
default "_cm33_core0" if SOC_MIMXRT798S_CM33_CPU0
|
||||||
default "_cm33_core1" if SOC_MIMXRT798S_CM33_CPU1
|
default "_cm33_core1" if SOC_MIMXRT798S_CM33_CPU1
|
||||||
default "_hifi4" if SOC_MIMXRT798S_HIFI4
|
default "_hifi4" if SOC_MIMXRT798S_HIFI4
|
||||||
|
default "_hifi1" if SOC_MIMXRT798S_HIFI1
|
||||||
|
|
||||||
endif # SOC_SERIES_IMXRT7XX
|
endif # SOC_SERIES_IMXRT7XX
|
||||||
|
|
|
||||||
|
|
@ -55,3 +55,25 @@ config NXP_IMXRT_BOOT_HEADER
|
||||||
default n
|
default n
|
||||||
|
|
||||||
endif # SOC_MIMXRT798S_HIFI4
|
endif # SOC_MIMXRT798S_HIFI4
|
||||||
|
|
||||||
|
if SOC_MIMXRT798S_HIFI1
|
||||||
|
|
||||||
|
config SYS_CLOCK_HW_CYCLES_PER_SEC
|
||||||
|
default $(dt_node_int_prop_int,/cpus/cpu@0,clock-frequency)
|
||||||
|
|
||||||
|
config XTENSA_TIMER
|
||||||
|
default y
|
||||||
|
|
||||||
|
config GEN_IRQ_VECTOR_TABLE
|
||||||
|
default n
|
||||||
|
|
||||||
|
config NXP_IMXRT_BOOT_HEADER
|
||||||
|
default n
|
||||||
|
|
||||||
|
config XTENSA_CCOUNT_HZ
|
||||||
|
default SYS_CLOCK_HW_CYCLES_PER_SEC
|
||||||
|
|
||||||
|
config SYS_CLOCK_TICKS_PER_SEC
|
||||||
|
default 1000
|
||||||
|
|
||||||
|
endif # SOC_MIMXRT798S_HIFI1
|
||||||
|
|
|
||||||
|
|
@ -29,9 +29,16 @@ config SOC_MIMXRT798S_HIFI4
|
||||||
help
|
help
|
||||||
NXP i.MXRT7xx HiFi4 DSP Core
|
NXP i.MXRT7xx HiFi4 DSP Core
|
||||||
|
|
||||||
|
config SOC_MIMXRT798S_HIFI1
|
||||||
|
bool
|
||||||
|
select SOC_MIMXRT798S
|
||||||
|
help
|
||||||
|
NXP i.MXRT7xx HiFi1 DSP Core
|
||||||
|
|
||||||
config SOC_TOOLCHAIN_NAME
|
config SOC_TOOLCHAIN_NAME
|
||||||
string
|
string
|
||||||
default "nxp_rt700_hifi4" if SOC_MIMXRT798S_HIFI4
|
default "nxp_rt700_hifi4" if SOC_MIMXRT798S_HIFI4
|
||||||
|
default "nxp_rt700_hifi1" if SOC_MIMXRT798S_HIFI1
|
||||||
|
|
||||||
config SOC_PART_NUMBER_MIMXRT798SGAWAR
|
config SOC_PART_NUMBER_MIMXRT798SGAWAR
|
||||||
bool
|
bool
|
||||||
|
|
|
||||||
9
soc/nxp/imxrt/imxrt7xx/hifi1/CMakeLists.txt
Normal file
9
soc/nxp/imxrt/imxrt7xx/hifi1/CMakeLists.txt
Normal file
|
|
@ -0,0 +1,9 @@
|
||||||
|
#
|
||||||
|
# Copyright 2024 NXP
|
||||||
|
#
|
||||||
|
# SPDX-License-Identifier: Apache-2.0
|
||||||
|
#
|
||||||
|
|
||||||
|
zephyr_include_directories(${CMAKE_CURRENT_SOURCE_DIR}/include)
|
||||||
|
|
||||||
|
set(SOC_LINKER_SCRIPT ${CMAKE_CURRENT_SOURCE_DIR}/linker.ld CACHE INTERNAL "")
|
||||||
12
soc/nxp/imxrt/imxrt7xx/hifi1/include/dsp/cache.h
Normal file
12
soc/nxp/imxrt/imxrt7xx/hifi1/include/dsp/cache.h
Normal file
|
|
@ -0,0 +1,12 @@
|
||||||
|
/*
|
||||||
|
* Copyright 2024 NXP
|
||||||
|
*
|
||||||
|
* SPDX-License-Identifier: Apache-2.0
|
||||||
|
*/
|
||||||
|
|
||||||
|
#ifndef __COMMON_DSP_CACHE_H__
|
||||||
|
#define __COMMON_DSP_CACHE_H__
|
||||||
|
|
||||||
|
#include <xtensa/hal.h>
|
||||||
|
|
||||||
|
#endif
|
||||||
40
soc/nxp/imxrt/imxrt7xx/hifi1/include/dsp/io.h
Normal file
40
soc/nxp/imxrt/imxrt7xx/hifi1/include/dsp/io.h
Normal file
|
|
@ -0,0 +1,40 @@
|
||||||
|
/*
|
||||||
|
* Copyright 2024 NXP
|
||||||
|
*
|
||||||
|
* SPDX-License-Identifier: Apache-2.0
|
||||||
|
*/
|
||||||
|
|
||||||
|
#ifndef __INCLUDE_IO__
|
||||||
|
#define __INCLUDE_IO__
|
||||||
|
|
||||||
|
#include <stdint.h>
|
||||||
|
#include <soc/memory.h>
|
||||||
|
#include <zephyr/sys/sys_io.h>
|
||||||
|
#include <zephyr/arch/common/sys_io.h>
|
||||||
|
|
||||||
|
static inline uint32_t io_reg_read(uint32_t reg)
|
||||||
|
{
|
||||||
|
return sys_read32(reg);
|
||||||
|
}
|
||||||
|
|
||||||
|
static inline void io_reg_write(uint32_t reg, uint32_t val)
|
||||||
|
{
|
||||||
|
sys_write32(val, reg);
|
||||||
|
}
|
||||||
|
|
||||||
|
static inline void io_reg_update_bits(uint32_t reg, uint32_t mask, uint32_t value)
|
||||||
|
{
|
||||||
|
io_reg_write(reg, (io_reg_read(reg) & (~mask)) | (value & mask));
|
||||||
|
}
|
||||||
|
|
||||||
|
static inline uint16_t io_reg_read16(uint32_t reg)
|
||||||
|
{
|
||||||
|
return sys_read16(reg);
|
||||||
|
}
|
||||||
|
|
||||||
|
static inline void io_reg_write16(uint32_t reg, uint16_t val)
|
||||||
|
{
|
||||||
|
sys_write16(val, reg);
|
||||||
|
}
|
||||||
|
|
||||||
|
#endif
|
||||||
31
soc/nxp/imxrt/imxrt7xx/hifi1/include/soc.h
Normal file
31
soc/nxp/imxrt/imxrt7xx/hifi1/include/soc.h
Normal file
|
|
@ -0,0 +1,31 @@
|
||||||
|
/*
|
||||||
|
* Copyright 2024 NXP
|
||||||
|
*
|
||||||
|
* SPDX-License-Identifier: Apache-2.0
|
||||||
|
*/
|
||||||
|
|
||||||
|
#include <string.h>
|
||||||
|
#include <errno.h>
|
||||||
|
|
||||||
|
#include <zephyr/sys/sys_io.h>
|
||||||
|
#include <dsp/cache.h>
|
||||||
|
|
||||||
|
#ifndef __INC_IMXRT_SOC_H
|
||||||
|
#define __INC_IMXRT_SOC_H
|
||||||
|
|
||||||
|
/* Macros related to interrupt handling */
|
||||||
|
#define XTENSA_IRQ_NUM_SHIFT 0
|
||||||
|
#define XTENSA_IRQ_NUM_MASK 0xff
|
||||||
|
|
||||||
|
/*
|
||||||
|
* IRQs are mapped on levels. 2nd, 3rd and 4th level are left as 0x00.
|
||||||
|
*
|
||||||
|
* 1. Peripheral Register bit offset.
|
||||||
|
*/
|
||||||
|
#define XTENSA_IRQ_NUMBER(_irq) ((_irq >> XTENSA_IRQ_NUM_SHIFT) & XTENSA_IRQ_NUM_MASK)
|
||||||
|
|
||||||
|
extern void z_soc_irq_enable(uint32_t irq);
|
||||||
|
extern void z_soc_irq_disable(uint32_t irq);
|
||||||
|
extern int z_soc_irq_is_enabled(unsigned int irq);
|
||||||
|
|
||||||
|
#endif /* __INC_IMXRT_SOC_H */
|
||||||
54
soc/nxp/imxrt/imxrt7xx/hifi1/include/soc/memory.h
Normal file
54
soc/nxp/imxrt/imxrt7xx/hifi1/include/soc/memory.h
Normal file
|
|
@ -0,0 +1,54 @@
|
||||||
|
/*
|
||||||
|
* Copyright 2024 NXP
|
||||||
|
*
|
||||||
|
* SPDX-License-Identifier: Apache-2.0
|
||||||
|
*/
|
||||||
|
|
||||||
|
#ifndef __XTENSA_MEMORY_H__
|
||||||
|
#define __XTENSA_MEMORY_H__
|
||||||
|
|
||||||
|
#include <zephyr/autoconf.h>
|
||||||
|
|
||||||
|
#define IRAM_RESERVE_HEADER_SPACE 0x400
|
||||||
|
|
||||||
|
#define IRAM0_BASE 0x00580000
|
||||||
|
#define IRAM0_SIZE 0x8000
|
||||||
|
|
||||||
|
#define IRAM1_BASE 0x00680000
|
||||||
|
#define IRAM1_SIZE 0x80000
|
||||||
|
|
||||||
|
#define DRAM_BASE 0x20700000
|
||||||
|
#define DRAM_SIZE 0x80000
|
||||||
|
|
||||||
|
/* The reset vector address in IRAM and its size. */
|
||||||
|
#define XCHAL_RESET_VECTOR0_PADDR_IRAM IRAM0_BASE
|
||||||
|
#define MEM_RESET_TEXT_SIZE (0x2E0)
|
||||||
|
#define MEM_RESET_LIT_SIZE (0x120)
|
||||||
|
|
||||||
|
/* Base address of all interrupt vectors in IRAM. */
|
||||||
|
#define XCHAL_VECBASE_RESET_PADDR_IRAM (IRAM0_BASE + IRAM_RESERVE_HEADER_SPACE)
|
||||||
|
#define MEM_VECBASE_LIT_SIZE (0x178)
|
||||||
|
/* Vector and literal sizes. */
|
||||||
|
#define MEM_VECT_LIT_SIZE (0x4)
|
||||||
|
#define MEM_VECT_TEXT_SIZE (0x1C)
|
||||||
|
|
||||||
|
/* Addresses of the interrupt vectors. */
|
||||||
|
#define XCHAL_INT_VECTOR_ADDR(x) (XCHAL_VECBASE_RESET_PADDR_IRAM + (x))
|
||||||
|
#define XCHAL_INTLEVEL2_VECTOR_PADDR_IRAM (XCHAL_INT_VECTOR_ADDR(0x17C))
|
||||||
|
#define XCHAL_INTLEVEL3_VECTOR_PADDR_IRAM (XCHAL_INT_VECTOR_ADDR(0x19C))
|
||||||
|
#define XCHAL_INTLEVEL4_VECTOR_PADDR_IRAM (XCHAL_INT_VECTOR_ADDR(0x1BC))
|
||||||
|
#define XCHAL_INTLEVEL5_VECTOR_PADDR_IRAM (XCHAL_INT_VECTOR_ADDR(0x1DC))
|
||||||
|
#define XCHAL_KERNEL_VECTOR_PADDR_IRAM (XCHAL_INT_VECTOR_ADDR(0x1FC))
|
||||||
|
#define XCHAL_USER_VECTOR_PADDR_IRAM (XCHAL_INT_VECTOR_ADDR(0x21C))
|
||||||
|
#define XCHAL_DOUBLEEXC_VECTOR_PADDR_IRAM (XCHAL_INT_VECTOR_ADDR(0x23C))
|
||||||
|
|
||||||
|
/* Location for the intList section which is later used to construct the
|
||||||
|
* Interrupt Descriptor Table (IDT). This is a bogus address as this
|
||||||
|
* section will be stripped off in the final image.
|
||||||
|
*/
|
||||||
|
#define IDT_BASE (IRAM0_BASE + IRAM0_SIZE)
|
||||||
|
|
||||||
|
/* Size of the Interrupt Descriptor Table (IDT). */
|
||||||
|
#define IDT_SIZE (0x2000)
|
||||||
|
|
||||||
|
#endif
|
||||||
498
soc/nxp/imxrt/imxrt7xx/hifi1/linker.ld
Normal file
498
soc/nxp/imxrt/imxrt7xx/hifi1/linker.ld
Normal file
|
|
@ -0,0 +1,498 @@
|
||||||
|
/*
|
||||||
|
* Copyright 2024 NXP
|
||||||
|
*
|
||||||
|
* SPDX-License-Identifier: Apache-2.0
|
||||||
|
*/
|
||||||
|
|
||||||
|
OUTPUT_ARCH(xtensa)
|
||||||
|
|
||||||
|
#include <soc/memory.h>
|
||||||
|
#include <xtensa/config/core-isa.h>
|
||||||
|
|
||||||
|
#include <zephyr/linker/linker-defs.h>
|
||||||
|
#include <zephyr/linker/linker-tool.h>
|
||||||
|
#include <zephyr/linker/sections.h>
|
||||||
|
|
||||||
|
#define RAMABLE_REGION dram :dram_phdr
|
||||||
|
#define ROMABLE_REGION dram :dram_phdr
|
||||||
|
|
||||||
|
MEMORY
|
||||||
|
{
|
||||||
|
vector_reset_text :
|
||||||
|
org = XCHAL_RESET_VECTOR0_PADDR_IRAM,
|
||||||
|
len = MEM_RESET_TEXT_SIZE
|
||||||
|
vector_reset_lit :
|
||||||
|
org = XCHAL_RESET_VECTOR0_PADDR_IRAM + MEM_RESET_TEXT_SIZE,
|
||||||
|
len = MEM_RESET_LIT_SIZE
|
||||||
|
vector_base_text :
|
||||||
|
org = XCHAL_VECBASE_RESET_PADDR_IRAM,
|
||||||
|
len = MEM_VECBASE_LIT_SIZE
|
||||||
|
vector_int2_lit :
|
||||||
|
org = XCHAL_INTLEVEL2_VECTOR_PADDR_IRAM - MEM_VECT_LIT_SIZE,
|
||||||
|
len = MEM_VECT_LIT_SIZE
|
||||||
|
vector_int2_text :
|
||||||
|
org = XCHAL_INTLEVEL2_VECTOR_PADDR_IRAM,
|
||||||
|
len = MEM_VECT_TEXT_SIZE
|
||||||
|
vector_int3_lit :
|
||||||
|
org = XCHAL_INTLEVEL3_VECTOR_PADDR_IRAM - MEM_VECT_LIT_SIZE,
|
||||||
|
len = MEM_VECT_LIT_SIZE
|
||||||
|
vector_int3_text :
|
||||||
|
org = XCHAL_INTLEVEL3_VECTOR_PADDR_IRAM,
|
||||||
|
len = MEM_VECT_TEXT_SIZE
|
||||||
|
vector_int4_lit :
|
||||||
|
org = XCHAL_INTLEVEL4_VECTOR_PADDR_IRAM - MEM_VECT_LIT_SIZE,
|
||||||
|
len = MEM_VECT_LIT_SIZE
|
||||||
|
vector_int4_text :
|
||||||
|
org = XCHAL_INTLEVEL4_VECTOR_PADDR_IRAM,
|
||||||
|
len = MEM_VECT_TEXT_SIZE
|
||||||
|
vector_int5_lit :
|
||||||
|
org = XCHAL_INTLEVEL5_VECTOR_PADDR_IRAM - MEM_VECT_LIT_SIZE,
|
||||||
|
len = MEM_VECT_LIT_SIZE
|
||||||
|
vector_int5_text :
|
||||||
|
org = XCHAL_INTLEVEL5_VECTOR_PADDR_IRAM,
|
||||||
|
len = MEM_VECT_TEXT_SIZE
|
||||||
|
vector_kernel_lit :
|
||||||
|
org = XCHAL_KERNEL_VECTOR_PADDR_IRAM - MEM_VECT_LIT_SIZE,
|
||||||
|
len = MEM_VECT_LIT_SIZE
|
||||||
|
vector_kernel_text :
|
||||||
|
org = XCHAL_KERNEL_VECTOR_PADDR_IRAM,
|
||||||
|
len = MEM_VECT_TEXT_SIZE
|
||||||
|
vector_user_lit :
|
||||||
|
org = XCHAL_USER_VECTOR_PADDR_IRAM - MEM_VECT_LIT_SIZE,
|
||||||
|
len = MEM_VECT_LIT_SIZE
|
||||||
|
vector_user_text :
|
||||||
|
org = XCHAL_USER_VECTOR_PADDR_IRAM,
|
||||||
|
len = MEM_VECT_TEXT_SIZE
|
||||||
|
vector_double_lit :
|
||||||
|
org = XCHAL_DOUBLEEXC_VECTOR_PADDR_IRAM - MEM_VECT_LIT_SIZE,
|
||||||
|
len = MEM_VECT_LIT_SIZE
|
||||||
|
vector_double_text :
|
||||||
|
org = XCHAL_DOUBLEEXC_VECTOR_PADDR_IRAM,
|
||||||
|
len = MEM_VECT_TEXT_SIZE
|
||||||
|
iram0_text :
|
||||||
|
org = XCHAL_DOUBLEEXC_VECTOR_PADDR_IRAM + MEM_VECT_TEXT_SIZE,
|
||||||
|
len = (IRAM0_BASE + IRAM0_SIZE) - (XCHAL_DOUBLEEXC_VECTOR_PADDR + MEM_VECT_TEXT_SIZE)
|
||||||
|
iram_text_start :
|
||||||
|
org = IRAM1_BASE,
|
||||||
|
len = IRAM1_SIZE
|
||||||
|
dram :
|
||||||
|
org = DRAM_BASE,
|
||||||
|
len = DRAM_SIZE
|
||||||
|
#ifdef CONFIG_GEN_ISR_TABLES
|
||||||
|
IDT_LIST :
|
||||||
|
org = IDT_BASE,
|
||||||
|
len = IDT_SIZE
|
||||||
|
#endif
|
||||||
|
}
|
||||||
|
|
||||||
|
PHDRS
|
||||||
|
{
|
||||||
|
vector_reset_text_phdr PT_LOAD;
|
||||||
|
vector_reset_lit_phdr PT_LOAD;
|
||||||
|
vector_base_text_phdr PT_LOAD;
|
||||||
|
vector_base_lit_phdr PT_LOAD;
|
||||||
|
vector_int2_text_phdr PT_LOAD;
|
||||||
|
vector_int2_lit_phdr PT_LOAD;
|
||||||
|
vector_int3_text_phdr PT_LOAD;
|
||||||
|
vector_int3_lit_phdr PT_LOAD;
|
||||||
|
vector_int4_text_phdr PT_LOAD;
|
||||||
|
vector_int4_lit_phdr PT_LOAD;
|
||||||
|
vector_int5_text_phdr PT_LOAD;
|
||||||
|
vector_int5_lit_phdr PT_LOAD;
|
||||||
|
vector_kernel_text_phdr PT_LOAD;
|
||||||
|
vector_kernel_lit_phdr PT_LOAD;
|
||||||
|
vector_user_text_phdr PT_LOAD;
|
||||||
|
vector_user_lit_phdr PT_LOAD;
|
||||||
|
vector_double_text_phdr PT_LOAD;
|
||||||
|
vector_double_lit_phdr PT_LOAD;
|
||||||
|
iram0_text_phdr PT_LOAD;
|
||||||
|
iram_text_start_phdr PT_LOAD;
|
||||||
|
dram_phdr PT_LOAD;
|
||||||
|
}
|
||||||
|
|
||||||
|
/* Default entry point: */
|
||||||
|
ENTRY(CONFIG_KERNEL_ENTRY)
|
||||||
|
|
||||||
|
_rom_store_table = 0;
|
||||||
|
|
||||||
|
PROVIDE(_memmap_reset_vector = XCHAL_RESET_VECTOR0_PADDR_IRAM);
|
||||||
|
PROVIDE(_memmap_vecbase_reset = XCHAL_VECBASE_RESET_PADDR_IRAM);
|
||||||
|
|
||||||
|
/* Various memory-map dependent cache attribute settings: */
|
||||||
|
_memmap_cacheattr_wb_base = 0x00021022;
|
||||||
|
_memmap_cacheattr_wt_base = 0x00021022;
|
||||||
|
_memmap_cacheattr_bp_base = 0x00022022;
|
||||||
|
_memmap_cacheattr_unused_mask = 0xFFF00F00;
|
||||||
|
_memmap_cacheattr_wb_trapnull = 0x22221222;
|
||||||
|
_memmap_cacheattr_wba_trapnull = 0x22221222;
|
||||||
|
_memmap_cacheattr_wbna_trapnull = 0x22221222;
|
||||||
|
_memmap_cacheattr_wt_trapnull = 0x22221222;
|
||||||
|
_memmap_cacheattr_bp_trapnull = 0x22222222;
|
||||||
|
_memmap_cacheattr_wb_strict = 0xFFF21F22;
|
||||||
|
_memmap_cacheattr_wt_strict = 0xFFF21F22;
|
||||||
|
_memmap_cacheattr_bp_strict = 0xFFF22F22;
|
||||||
|
_memmap_cacheattr_wb_allvalid = 0x22221222;
|
||||||
|
_memmap_cacheattr_wt_allvalid = 0x22221222;
|
||||||
|
_memmap_cacheattr_bp_allvalid = 0x22222222;
|
||||||
|
_memmap_region_map = 0x0000001B;
|
||||||
|
PROVIDE(_memmap_cacheattr_reset = _memmap_cacheattr_wb_trapnull);
|
||||||
|
|
||||||
|
SECTIONS
|
||||||
|
{
|
||||||
|
|
||||||
|
#include <zephyr/linker/rel-sections.ld>
|
||||||
|
|
||||||
|
.ResetVector.text : ALIGN(4)
|
||||||
|
{
|
||||||
|
_ResetVector_text_start = ABSOLUTE(.);
|
||||||
|
KEEP (*(.ResetVector.text))
|
||||||
|
_ResetVector_text_end = ABSOLUTE(.);
|
||||||
|
} >vector_reset_text :vector_reset_text_phdr
|
||||||
|
|
||||||
|
.ResetVector.literal : ALIGN(4)
|
||||||
|
{
|
||||||
|
_ResetVector_literal_start = ABSOLUTE(.);
|
||||||
|
*(.ResetVector.literal)
|
||||||
|
_ResetVector_literal_end = ABSOLUTE(.);
|
||||||
|
} >vector_reset_lit :vector_reset_lit_phdr
|
||||||
|
|
||||||
|
.WindowVectors.text : ALIGN(4)
|
||||||
|
{
|
||||||
|
_WindowVectors_text_start = ABSOLUTE(.);
|
||||||
|
KEEP (*(.WindowVectors.text))
|
||||||
|
_WindowVectors_text_end = ABSOLUTE(.);
|
||||||
|
} >vector_base_text :vector_base_text_phdr
|
||||||
|
|
||||||
|
.Level2InterruptVector.literal : ALIGN(4)
|
||||||
|
{
|
||||||
|
_Level2InterruptVector_literal_start = ABSOLUTE(.);
|
||||||
|
*(.Level2InterruptVector.literal)
|
||||||
|
_Level2InterruptVector_literal_end = ABSOLUTE(.);
|
||||||
|
} >vector_int2_lit :vector_int2_lit_phdr
|
||||||
|
|
||||||
|
.Level2InterruptVector.text : ALIGN(4)
|
||||||
|
{
|
||||||
|
_Level2InterruptVector_text_start = ABSOLUTE(.);
|
||||||
|
KEEP (*(.Level2InterruptVector.text))
|
||||||
|
_Level2InterruptVector_text_end = ABSOLUTE(.);
|
||||||
|
} >vector_int2_text :vector_int2_text_phdr
|
||||||
|
|
||||||
|
.Level3InterruptVector.literal : ALIGN(4)
|
||||||
|
{
|
||||||
|
_Level3InterruptVector_literal_start = ABSOLUTE(.);
|
||||||
|
*(.Level3InterruptVector.literal)
|
||||||
|
_Level3InterruptVector_literal_end = ABSOLUTE(.);
|
||||||
|
} >vector_int3_lit :vector_int3_lit_phdr
|
||||||
|
|
||||||
|
.Level3InterruptVector.text : ALIGN(4)
|
||||||
|
{
|
||||||
|
_Level3InterruptVector_text_start = ABSOLUTE(.);
|
||||||
|
KEEP (*(.Level3InterruptVector.text))
|
||||||
|
_Level3InterruptVector_text_end = ABSOLUTE(.);
|
||||||
|
} >vector_int3_text :vector_int3_text_phdr
|
||||||
|
|
||||||
|
.DebugExceptionVector.literal : ALIGN(4)
|
||||||
|
{
|
||||||
|
_DebugExceptionVector_literal_start = ABSOLUTE(.);
|
||||||
|
*(.DebugExceptionVector.literal)
|
||||||
|
_DebugExceptionVector_literal_end = ABSOLUTE(.);
|
||||||
|
} >vector_int4_lit :vector_int4_lit_phdr
|
||||||
|
|
||||||
|
.DebugExceptionVector.text : ALIGN(4)
|
||||||
|
{
|
||||||
|
_DebugExceptionVector_text_start = ABSOLUTE(.);
|
||||||
|
KEEP (*(.DebugExceptionVector.text))
|
||||||
|
_DebugExceptionVector_text_end = ABSOLUTE(.);
|
||||||
|
} >vector_int4_text :vector_int4_text_phdr
|
||||||
|
|
||||||
|
.NMIExceptionVector.literal : ALIGN(4)
|
||||||
|
{
|
||||||
|
_NMIExceptionVector_literal_start = ABSOLUTE(.);
|
||||||
|
*(.NMIExceptionVector.literal)
|
||||||
|
_NMIExceptionVector_literal_end = ABSOLUTE(.);
|
||||||
|
} >vector_int5_lit :vector_int5_lit_phdr
|
||||||
|
|
||||||
|
.NMIExceptionVector.text : ALIGN(4)
|
||||||
|
{
|
||||||
|
_NMIExceptionVector_text_start = ABSOLUTE(.);
|
||||||
|
KEEP (*(.NMIExceptionVector.text))
|
||||||
|
_NMIExceptionVector_text_end = ABSOLUTE(.);
|
||||||
|
} >vector_int5_text :vector_int5_text_phdr
|
||||||
|
|
||||||
|
.KernelExceptionVector.literal : ALIGN(4)
|
||||||
|
{
|
||||||
|
_KernelExceptionVector_literal_start = ABSOLUTE(.);
|
||||||
|
*(.KernelExceptionVector.literal)
|
||||||
|
_KernelExceptionVector_literal_end = ABSOLUTE(.);
|
||||||
|
} >vector_kernel_lit :vector_kernel_lit_phdr
|
||||||
|
|
||||||
|
.KernelExceptionVector.text : ALIGN(4)
|
||||||
|
{
|
||||||
|
_KernelExceptionVector_text_start = ABSOLUTE(.);
|
||||||
|
KEEP (*(.KernelExceptionVector.text))
|
||||||
|
_KernelExceptionVector_text_end = ABSOLUTE(.);
|
||||||
|
} >vector_kernel_text :vector_kernel_text_phdr
|
||||||
|
|
||||||
|
.UserExceptionVector.literal : ALIGN(4)
|
||||||
|
{
|
||||||
|
_UserExceptionVector_literal_start = ABSOLUTE(.);
|
||||||
|
*(.UserExceptionVector.literal)
|
||||||
|
_UserExceptionVector_literal_end = ABSOLUTE(.);
|
||||||
|
} >vector_user_lit :vector_user_lit_phdr
|
||||||
|
|
||||||
|
.UserExceptionVector.text : ALIGN(4)
|
||||||
|
{
|
||||||
|
_UserExceptionVector_text_start = ABSOLUTE(.);
|
||||||
|
KEEP (*(.UserExceptionVector.text))
|
||||||
|
_UserExceptionVector_text_end = ABSOLUTE(.);
|
||||||
|
} >vector_user_text :vector_user_text_phdr
|
||||||
|
|
||||||
|
.DoubleExceptionVector.literal : ALIGN(4)
|
||||||
|
{
|
||||||
|
_DoubleExceptionVector_literal_start = ABSOLUTE(.);
|
||||||
|
*(.DoubleExceptionVector.literal)
|
||||||
|
_DoubleExceptionVector_literal_end = ABSOLUTE(.);
|
||||||
|
} >vector_double_lit :vector_double_lit_phdr
|
||||||
|
|
||||||
|
.DoubleExceptionVector.text : ALIGN(4)
|
||||||
|
{
|
||||||
|
_DoubleExceptionVector_text_start = ABSOLUTE(.);
|
||||||
|
KEEP (*(.DoubleExceptionVector.text))
|
||||||
|
_DoubleExceptionVector_text_end = ABSOLUTE(.);
|
||||||
|
} >vector_double_text :vector_double_text_phdr
|
||||||
|
|
||||||
|
.iram0.text : ALIGN(4)
|
||||||
|
{
|
||||||
|
_iram0_text_start = ABSOLUTE(.);
|
||||||
|
*(.iram0.text)
|
||||||
|
*(.iram.text)
|
||||||
|
. = ALIGN (4);
|
||||||
|
_iram0_text_end = ABSOLUTE(.);
|
||||||
|
} >iram0_text :iram0_text_phdr
|
||||||
|
|
||||||
|
.text : ALIGN(4)
|
||||||
|
{
|
||||||
|
_stext = .;
|
||||||
|
_text_start = ABSOLUTE(.);
|
||||||
|
KEEP (*(.ResetVector.text))
|
||||||
|
*(.ResetVector.literal)
|
||||||
|
*(.entry.text)
|
||||||
|
*(.init.literal)
|
||||||
|
KEEP(*(.init))
|
||||||
|
*(.literal.sort.* SORT(.text.sort.*))
|
||||||
|
KEEP (*(.literal.keepsort.* SORT(.text.keepsort.*) .literal.keep.* .text.keep.* .literal.*personality* .text.*personality*))
|
||||||
|
*(.literal .text .literal.* .text.* .stub .gnu.warning .gnu.linkonce.literal.* .gnu.linkonce.t.*.literal .gnu.linkonce.t.*)
|
||||||
|
*(.fini.literal)
|
||||||
|
KEEP(*(.fini))
|
||||||
|
*(.gnu.version)
|
||||||
|
. = ALIGN (4);
|
||||||
|
_text_end = ABSOLUTE(.);
|
||||||
|
_etext = .;
|
||||||
|
} >iram_text_start :iram_text_start_phdr
|
||||||
|
|
||||||
|
_memmap_mem_iram_max = ABSOLUTE(.);
|
||||||
|
|
||||||
|
.rodata : ALIGN(4)
|
||||||
|
{
|
||||||
|
__rodata_region_start = ABSOLUTE(.);
|
||||||
|
*(.rodata)
|
||||||
|
*(SORT(.rodata.sort.*))
|
||||||
|
KEEP (*(SORT(.rodata.keepsort.*) .rodata.keep.*))
|
||||||
|
*(.rodata.*)
|
||||||
|
*(.gnu.linkonce.r.*)
|
||||||
|
*(.rodata1)
|
||||||
|
__XT_EXCEPTION_TABLE__ = ABSOLUTE(.);
|
||||||
|
KEEP (*(.xt_except_table))
|
||||||
|
KEEP (*(.gcc_except_table))
|
||||||
|
*(.gnu.linkonce.e.*)
|
||||||
|
*(.gnu.version_r)
|
||||||
|
PROVIDE (__eh_frame_start = .);
|
||||||
|
KEEP (*(.eh_frame))
|
||||||
|
PROVIDE (__eh_frame_end = .);
|
||||||
|
/* C++ constructor and destructor tables, properly ordered: */
|
||||||
|
KEEP (*crtbegin.o(.ctors))
|
||||||
|
KEEP (*(EXCLUDE_FILE (*crtend.o) .ctors))
|
||||||
|
KEEP (*(SORT(.ctors.*)))
|
||||||
|
KEEP (*(.ctors))
|
||||||
|
KEEP (*crtbegin.o(.dtors))
|
||||||
|
KEEP (*(EXCLUDE_FILE (*crtend.o) .dtors))
|
||||||
|
KEEP (*(SORT(.dtors.*)))
|
||||||
|
KEEP (*(.dtors))
|
||||||
|
/* C++ exception handlers table: */
|
||||||
|
__XT_EXCEPTION_DESCS__ = ABSOLUTE(.);
|
||||||
|
*(.xt_except_desc)
|
||||||
|
*(.gnu.linkonce.h.*)
|
||||||
|
__XT_EXCEPTION_DESCS_END__ = ABSOLUTE(.);
|
||||||
|
*(.xt_except_desc_end)
|
||||||
|
*(.dynamic)
|
||||||
|
*(.gnu.version_d)
|
||||||
|
. = ALIGN(4); /* this table MUST be 4-byte aligned */
|
||||||
|
_bss_table_start = ABSOLUTE(.);
|
||||||
|
LONG(_bss_start)
|
||||||
|
LONG(_bss_end)
|
||||||
|
_bss_table_end = ABSOLUTE(.);
|
||||||
|
. = ALIGN (4);
|
||||||
|
__rodata_region_end = ABSOLUTE(.);
|
||||||
|
} >dram :dram_phdr
|
||||||
|
|
||||||
|
.module_init : ALIGN(4)
|
||||||
|
{
|
||||||
|
_module_init_start = ABSOLUTE(.);
|
||||||
|
*(*.initcall)
|
||||||
|
_module_init_end = ABSOLUTE(.);
|
||||||
|
} >dram :dram_phdr
|
||||||
|
|
||||||
|
.noinit : ALIGN(4)
|
||||||
|
{
|
||||||
|
*(.noinit)
|
||||||
|
*(.noinit.*)
|
||||||
|
} >dram :dram_phdr
|
||||||
|
|
||||||
|
.data : ALIGN(4)
|
||||||
|
{
|
||||||
|
_data_start = ABSOLUTE(.);
|
||||||
|
*(.data)
|
||||||
|
*(SORT(.data.sort.*))
|
||||||
|
KEEP (*(SORT(.data.keepsort.*) .data.keep.*))
|
||||||
|
*(.data.*)
|
||||||
|
*(.gnu.linkonce.d.*)
|
||||||
|
KEEP(*(.gnu.linkonce.d.*personality*))
|
||||||
|
*(.data1)
|
||||||
|
*(.sdata)
|
||||||
|
*(.sdata.*)
|
||||||
|
*(.gnu.linkonce.s.*)
|
||||||
|
*(.sdata2)
|
||||||
|
*(.sdata2.*)
|
||||||
|
*(.gnu.linkonce.s2.*)
|
||||||
|
KEEP(*(.jcr))
|
||||||
|
*(__llvm_prf_cnts)
|
||||||
|
*(__llvm_prf_data)
|
||||||
|
*(__llvm_prf_vnds)
|
||||||
|
. = ALIGN (4);
|
||||||
|
_data_end = ABSOLUTE(.);
|
||||||
|
} >dram :dram_phdr
|
||||||
|
|
||||||
|
__llvm_prf_names : ALIGN(4)
|
||||||
|
{
|
||||||
|
__llvm_prf_names_start = ABSOLUTE(.);
|
||||||
|
*(__llvm_prf_names)
|
||||||
|
. = ALIGN (4);
|
||||||
|
__llvm_prf_names_end = ABSOLUTE(.);
|
||||||
|
} >dram :dram_phdr
|
||||||
|
|
||||||
|
.note.gnu.build-id : ALIGN(4)
|
||||||
|
{
|
||||||
|
_note_gnu_build-id_start = ABSOLUTE(.);
|
||||||
|
*(.note.gnu.build-id)
|
||||||
|
. = ALIGN (4);
|
||||||
|
_note_gnu_build-id_end = ABSOLUTE(.);
|
||||||
|
} >dram :dram_phdr
|
||||||
|
|
||||||
|
.bss (NOLOAD) : ALIGN(8)
|
||||||
|
{
|
||||||
|
. = ALIGN (8);
|
||||||
|
_bss_start = ABSOLUTE(.);
|
||||||
|
*(.dynsbss)
|
||||||
|
*(.sbss)
|
||||||
|
*(.sbss.*)
|
||||||
|
*(.gnu.linkonce.sb.*)
|
||||||
|
*(.scommon)
|
||||||
|
*(.sbss2)
|
||||||
|
*(.sbss2.*)
|
||||||
|
*(.gnu.linkonce.sb2.*)
|
||||||
|
*(.dynbss)
|
||||||
|
*(.bss)
|
||||||
|
*(SORT(.bss.sort.*))
|
||||||
|
KEEP (*(SORT(.bss.keepsort.*) .bss.keep.*))
|
||||||
|
*(.bss.*)
|
||||||
|
*(.gnu.linkonce.b.*)
|
||||||
|
*(COMMON)
|
||||||
|
*(.clib.bss)
|
||||||
|
*(.clib.percpu.bss)
|
||||||
|
*(.rtos.percpu.bss)
|
||||||
|
*(.rtos.bss)
|
||||||
|
. = ALIGN (8);
|
||||||
|
_bss_end = ABSOLUTE(.);
|
||||||
|
_end = ALIGN(0x8);
|
||||||
|
PROVIDE(end = ALIGN(0x8));
|
||||||
|
_stack_sentry = ALIGN(0x8);
|
||||||
|
_memmap_seg_dsp_core_end = ALIGN(0x8);
|
||||||
|
} >dram :dram_phdr
|
||||||
|
|
||||||
|
.heap_mem (NOLOAD) : ALIGN(8)
|
||||||
|
{
|
||||||
|
. = ALIGN (8);
|
||||||
|
_heap_mem_start = ABSOLUTE(.);
|
||||||
|
*(*.heap_mem)
|
||||||
|
_heap_mem_end = ABSOLUTE(.);
|
||||||
|
} >dram :dram_phdr
|
||||||
|
|
||||||
|
/* stack */
|
||||||
|
_end = ALIGN (8);
|
||||||
|
|
||||||
|
_heap_sentry = DRAM_BASE + DRAM_SIZE - 0x1000;
|
||||||
|
__stack = DRAM_BASE + DRAM_SIZE - 0x1000;
|
||||||
|
.comment 0 : { *(.comment) }
|
||||||
|
.debug 0 : { *(.debug) }
|
||||||
|
.line 0 : { *(.line) }
|
||||||
|
.debug_srcinfo 0 : { *(.debug_srcinfo) }
|
||||||
|
.debug_sfnames 0 : { *(.debug_sfnames) }
|
||||||
|
.debug_aranges 0 : { *(.debug_aranges) }
|
||||||
|
.debug_ranges 0 : { *(.debug_ranges) }
|
||||||
|
.debug_pubnames 0 : { *(.debug_pubnames) }
|
||||||
|
.debug_info 0 : { *(.debug_info) }
|
||||||
|
.debug_abbrev 0 : { *(.debug_abbrev) }
|
||||||
|
.debug_line 0 : { *(.debug_line) }
|
||||||
|
.debug_frame 0 : { *(.debug_frame) }
|
||||||
|
.debug_str 0 : { *(.debug_str) }
|
||||||
|
.debug_loc 0 : { *(.debug_loc) }
|
||||||
|
.debug_macinfo 0 : { *(.debug_macinfo) }
|
||||||
|
.debug_weaknames 0 : { *(.debug_weaknames) }
|
||||||
|
.debug_funcnames 0 : { *(.debug_funcnames) }
|
||||||
|
.debug_typenames 0 : { *(.debug_typenames) }
|
||||||
|
.debug_varnames 0 : { *(.debug_varnames) }
|
||||||
|
.xt.insn 0 :
|
||||||
|
{
|
||||||
|
KEEP (*(.xt.insn))
|
||||||
|
KEEP (*(.gnu.linkonce.x.*))
|
||||||
|
}
|
||||||
|
.xt.prop 0 :
|
||||||
|
{
|
||||||
|
*(.xt.prop)
|
||||||
|
*(.xt.prop.*)
|
||||||
|
*(.gnu.linkonce.prop.*)
|
||||||
|
}
|
||||||
|
.xt.lit 0 :
|
||||||
|
{
|
||||||
|
*(.xt.lit)
|
||||||
|
*(.xt.lit.*)
|
||||||
|
*(.gnu.linkonce.p.*)
|
||||||
|
}
|
||||||
|
.xtensa.info 0 :
|
||||||
|
{
|
||||||
|
*(.xtensa.info)
|
||||||
|
}
|
||||||
|
.debug.xt.callgraph 0 :
|
||||||
|
{
|
||||||
|
KEEP (*(.debug.xt.callgraph .debug.xt.callgraph.* .gnu.linkonce.xt.callgraph.*))
|
||||||
|
}
|
||||||
|
.comment 0 :
|
||||||
|
{
|
||||||
|
KEEP(*(.comment))
|
||||||
|
}
|
||||||
|
.note.GNU-stack 0 :
|
||||||
|
{
|
||||||
|
*(.note.GNU-stack)
|
||||||
|
}
|
||||||
|
#include <zephyr/linker/common-rom.ld>
|
||||||
|
/* Located in generated directory. This file is populated by calling
|
||||||
|
* zephyr_linker_sources(ROM_SECTIONS ...). Useful for grouping iterable RO structs.
|
||||||
|
*/
|
||||||
|
#include <snippets-rom-sections.ld>
|
||||||
|
#include <zephyr/linker/common-ram.ld>
|
||||||
|
|
||||||
|
#ifdef CONFIG_GEN_ISR_TABLES
|
||||||
|
#include <zephyr/linker/intlist.ld>
|
||||||
|
#endif
|
||||||
|
|
||||||
|
}
|
||||||
|
|
@ -45,6 +45,7 @@ family:
|
||||||
- name: cm33_cpu0
|
- name: cm33_cpu0
|
||||||
- name: cm33_cpu1
|
- name: cm33_cpu1
|
||||||
- name: hifi4
|
- name: hifi4
|
||||||
|
- name: hifi1
|
||||||
runners:
|
runners:
|
||||||
run_once:
|
run_once:
|
||||||
'--erase':
|
'--erase':
|
||||||
|
|
|
||||||
Loading…
Add table
Add a link
Reference in a new issue